起尘_
起尘_

Quartus (Quartus Prime 18.1)的安装及仿真步骤

前两天做计组的课设需要用到Quartus 这个软件，但安装有点麻烦，在网上搜了很多教程，发现都是旧版本的，最后弄了好半天才把环境搭建好。所以，分享一下它的搭建过程。

因为我不经常用它，所以安装的版本是精简版的其他版本的也应该差不多以下是需要下载的安装包：

准备：

Quartus Prime 精简版，最新发布: v18.1 

1. QuartusLiteSetup-18.1.0.625-windows.exe（主程序） 
http://download.altera.com/akdlm/software/acdsinst/18.1std/625/ib_installers/QuartusLiteS etup-18.1.0.625-windows.exe
2. ModelSimSetup-18.1.0.625-windows.exe（仿真软件） 
http://download.altera.com/akdlm/software/acdsinst/18.1std/625/ib_installers/ModelSimSet up-18.1.0.625-windows.exe
3. MAX II, MAX V device support （Devices 包，除了 CPU 设计外，MAX V 够了） 
http://download.altera.com/akdlm/software/acdsinst/18.1std/625/ib_installers/max- 18.1.0.625.qdz
4. Cyclone-18.1.0.625.qdz （也是Devices 包，根据需要下载） 
http://download.altera.com/akdlm/software/acdsinst/18.1std/625/ib_installers/cyclone- 18.1.0.625.qdz 

上面的下载地址好像出了问题，可以去

http://fpgasoftware.intel.com/?edition=lite&platform=windows&download_manager=direct&direct_download=1&version_number=17.0&description=Quartus+Prime+%28includes+Nios+II+EDS%29&download_method=download&filesize=1851290979&direct_file=QuartusLiteSetup-17.0.0.595-windows.exe

这个地址去找相应的文件下载。

Quartus (Quartus Prime 18.1)的安装及仿真步骤_第1张图片

安装步骤：

把所有安装包放进一个目录，方便安装

然后打开QuartusLiteSetup-18.1.0.625-windows.exe，点next就行

Quartus (Quartus Prime 18.1)的安装及仿真步骤_第2张图片

剩下一直next就行，选地址，我选的E盘

Quartus (Quartus Prime 18.1)的安装及仿真步骤_第3张图片

放在一起，它会帮你选好，直接next

Quartus (Quartus Prime 18.1)的安装及仿真步骤_第4张图片

后边就等待下载安装就行了。

安装完毕。

打开Quartus (Quartus Prime 18.1)   

ps：第一次打开会出现什么 license 根据需要自己选吧，我选的第二个没用license

设置ModelSim 路径

找到ModelSim 的路径复制

Quartus (Quartus Prime 18.1)的安装及仿真步骤_第5张图片

在菜单选择 Tool->option->EDA Tool Option，把路径复制到中间的 ModelSim 的框框中

ps：不加最后那个斜杠在我的电脑上会出错，但我在其他电脑上用不加就没事，视情况而定吧

Quartus (Quartus Prime 18.1)的安装及仿真步骤_第6张图片

点确定，然后环境就配置完了

软件的使用

新建

Quartus (Quartus Prime 18.1)的安装及仿真步骤_第7张图片

写代码保存，注意文件名

Quartus (Quartus Prime 18.1)的安装及仿真步骤_第8张图片

然后会让你建工程，全选默认就行了。

编译运行

Quartus (Quartus Prime 18.1)的安装及仿真步骤_第9张图片

编译成功就OK了。

仿真

新建

Quartus (Quartus Prime 18.1)的安装及仿真步骤_第10张图片

插入

Quartus (Quartus Prime 18.1)的安装及仿真步骤_第11张图片

Quartus (Quartus Prime 18.1)的安装及仿真步骤_第12张图片

选择节点

Quartus (Quartus Prime 18.1)的安装及仿真步骤_第13张图片

通过红框里的工具调节测试数据

Quartus (Quartus Prime 18.1)的安装及仿真步骤_第14张图片

run就行了

Quartus (Quartus Prime 18.1)的安装及仿真步骤_第15张图片

仿真结果

Quartus (Quartus Prime 18.1)的安装及仿真步骤_第16张图片

 

问题&解决

1.如果一开始只安装了 MAX II, MAX V device support 没安装 Cyclone-18.1.0.625.qdz怎么重新安装？

如下图

Quartus (Quartus Prime 18.1)的安装及仿真步骤_第17张图片

2.仿真的时候出现了

RPC(simulator): channel sock724 read error: (134) socket is not connected (line 725)** Fatal: Kernel...

如下图：

Quartus (Quartus Prime 18.1)的安装及仿真步骤_第18张图片

这是个问题是因为win10 的防火墙把仿真程序给干掉了，关掉防火墙就行了

Quartus (Quartus Prime 18.1)的安装及仿真步骤_第19张图片

你可能感兴趣的:(vhdl)

  • 第11周作业---HLS编程环境入门 pss_runner
    目录HLS概念HLS是什么HLS与VHDL/Verilog有什么关系?HLS技术问题HLS开发步骤环境搭建编写test.cpp文件预编译cpp文件HLS概念HLS是什么高层次综合（High-levelSynthesis）简称HLS，指的是将高层次语言描述的逻辑结构，自动转换成低抽象级语言描述的电路模型的过程。所谓的高层次语言，包括C、C++、SystemC等，通常有着较高的抽象度，并且往往不具有时
  • VCS简介 XtremeDV VCS快速实战指南
    1.2.1关于VCSVCS是VerilogCompiledSimulator的缩写。VCSMX®是一个编译型的代码仿真器。它使你能够分析，编译和仿真Verilog，VHDL，混合HDL，SystemVerilog，OpenVera和SystemC描述的设计。它还为您提供了一系列仿真和调试功能，以验证您的设计。这些功能提供了源码调试和仿真结果查看功能。vcs提供了一系列的feature，如下图：业界
  • Xilinx Vivado的RTL分析（RTL analysis）、综合（synthesis）和实现 2401_84185145 程序员fpga开发
    理论上，FPGA从编程到下载实现预期功能的过程最少仅需要上述7个步骤中的4、5、6和7，即RTL分析、综合、实现和下载。其中的RTL分析、综合、实现的具体含义和区别又是什么？2、RTL分析（RTLanalysis）一般来讲，通常的设计输入都是Verilog、VHDL或者SystemVerilog等硬件描述语言HDL编写的文件，RTL分析这一步就是将HDL语言转化成逻辑电路图的过程。比如HDL语言描
  • 初识 Verilog 栀栀栀 笔记
    Verilog综述：类C，并行，自顶向下，硬件描述语言，VHDL，VerilogHDL。VHDL，VerilogHDL，两种不同描述语言。Verilog语言（并行，硬件）类似C语言（串行，软件）。基础知识：1.Verilog的四值逻辑系统0低电平1高电平X不确定Z高阻态2.Verilog的数据类型寄存器数据类型表示一个抽象的数据存储单元，只能在always语句和initial语句等过程语句中被赋值
  • Quartus网盘资源下载与安装 附图文安装教程 学习天使Alice fpga开发学习
    如大家所了解的，Quartus是一种FPGA设计软件（相信理工科的小伙伴，很多都接触或学习过FPGA），旨在为数字电路设计师提供一个高效、便捷的开发环境。它可以帮助用户完成数字逻辑电路的设计、仿真、综合和布局，以及与外围设备进行通信和控制。Quartus支持多种编程语言，包括VHDL、Verilog等，并具有丰富的功能和工具库，可满足不同级别、不同规模的数字电路设计需求。收藏的Quartus安装包
  • xilinx FPGA 除法器IP核（divider）的使用 vivado 2019.1 小 阿 飞 fpga开发
    参考：xilinxFPGA除法器ip核（divider）的使用（VHDL&Vivado）_vivado除法器_坚持每天写程序的博客-CSDN博客一、创建除法IPvivado的除法器ip核有三种类型，跟ISE相比多了一个LuMult类型，总结来说就是LuMult：使用了DSP切片、块RAM和少量的FPGA逻辑原语（寄存器和lut），所以和Radix2相比占用fpga资源更少；可以选择有符号或者无符号
  • xilinx FPGA 乘法器 除法器 开方 IP核的使用（VHDL&ISE） 坚持每天写程序 xilinxfpgaip核使用例程（VHDL）FPGAVHDLISEfpga开发
    目录一、乘法器ip核1.新建工程之后建一个ip核文件：2.配置ip核：3.编写顶层文件或者激励文件：第一种情况：这个是加了ce的第二种情况：这个是加了ce和sclr的第三种情况：这个是不加使能的乘法器的正确使用：第二天的新进展：最高位是1结果之所以出问题，是因为设置的时候我忘了改了，那个输入的类型默认是signed，即有符号位，大家一定要看清楚哟，按照自己需求，看是否设置最高位为有符号位二、除法器
  • vivado HDL编码技术 cckkppll fpga开发
    HDL编码技术介绍硬件描述语言（HDL）编码技术使您能够：•描述数字逻辑电路中最常见的功能。•充分利用AMD设备的体系结构功能。•模板可从AMDVivado™设计套件集成设计环境中获得（侧面）。要访问模板，请在“窗口”菜单中，选择“语言模板”。本章包括编码示例。从“coding”下载编码示例文件示例。VHDL的优点•实施更严格的规则，特别是强类型、不太宽容和容易出错的规则•HDL源代码中RAM组件
  • fpga 需要掌握哪些基础知识？ 宸极FPGA_IC fpga开发fpga硬件工程嵌入式硬件javastm32
    个人根据自己的一些心得总结一下fpga需要掌握的基础知识，希望对你有帮助。1、数电（必须掌握的基础），然后进阶学模电，2、掌握HDL（verilog或VHDL）一般建议先学verilog，然后可以学SystemVerilog和VHDL。3、掌握FPGA设计流程/原理（推荐教材：FPGA权威指南、AlteraFPGA/CPLD设计、IP核芯志-数字逻辑设计思想、静态时序分析、嵌入式逻辑分析仪等）。4
  • 1.1 Verilog 教程 二当家的素材网 Verilog教程fpga开发Verilog
    VerilogHDL（简称Verilog）是一种硬件描述语言，用于数字电路的系统设计。可对算法级、门级、开关级等多种抽象设计层次进行建模。Verilog继承了C语言的多种操作符和结构，与另一种硬件描述语言VHDL相比，语法不是很严格，代码更加简洁，更容易上手。Verilog不仅定义了语法，还对语法结构都定义了清晰的仿真语义。因此，Verilog编写的数字模型就能够使用Verilog仿真器进行验证。
  • 【INTEL（ALTERA）】为什么在编译 HDMI 英特尔® FPGA IP设计示例 VHDL 变体时看到错误 （13879）？ 神仙约架 INTEL（ALTERA）FPGAfpga开发13879HDMI
    说明由于英特尔®Quartus®PrimeProEdition软件版本23.2存在一个问题，您在编译HDMI英特尔®FPGAIP设计示例的VHDL变体时可能会看到以下错误：错误（13879）：VHDL绑定指示hdmi_rx_ram_1port_intel_mce_2010_tnbtyoy.vhd（59）处出错：设计实体中的泛型“node_name”没有为关联组件中的相同泛型指定的字符串类型。解决方
  • 【INTEL（ALTERA）】错误 （22595）： 英特尔 Quartus不支持“BDF”类型的实体“entity_path/entity_name” 神仙约架 INTEL（ALTERA）FPGABDFQuartusfpga开发
    说明从英特尔®Quartus®Prime专业版软件版本23.3开始，块设计格式（.BDF）已被弃用。任何现有的BDF设计文件都必须转换为VerilogHDL或VHDL。解决方法使用英特尔®Quartus®PrimeStandardEdition命令行和以下命令之一将您的BDF文件转换为VerilogHDL或VHDL：quartus_map--convert_bdf_to_verilog=quart
  • ncverilog仿真的基础脚本 罐头说
    NCSimNC-SIM为Cadence公司之VHDL与Verilog混合模拟的模拟器(simulator),可以帮助IC设计者验证及模拟其所用VHDL与Verilog混合计设的IC功能.NC-Verilog为Cadence公司之Verilog硬体描述语言模拟器(simulator),可以帮助IC设计者验证及模拟所设计IC的功能.使用NC-Verilog软体,使用者必须使用Verilog硬体描述语言
  • 1位全加器设计—— 原理图与VHDL设计初步 贪睡的小孩
    文章目录一、实验背景二、实验过程总结一、实验背景通过1位全加器的详细设计，掌握原理图输入以及Verilog的两种设计方法二、实验过程实验软件：quartusII13.0modelslimse10.2实验硬件：FPGA开发板IntelDE2-115实验步骤：1.打开quartusll13.0的软件，新建一个工程2.选择合适的开发板类型3.新建原理图文件：打开QuartusII,选菜单“File”一“
  • 【xilinx primitives 】02 OBUFDS and OBUFTDS hcoolabc FPGA硬件工程
    参考源：OBUFDS该设计元件是单输出缓冲器，支持低电压、差分信号。OBUFDS隔离内部电路，并为离开芯片的信号提供驱动电流。它的输出表示为两个不同的端口（O和OB），一个认为是“主端口”，另一个是“从端口”。主端口和从端口是同一逻辑信号（例如，MYNET和MYNETB）的相反相位。真值表例化VHDLLibraryUNISIM;useUNISIM.vcomponents.all;--OBUFDS:
  • FPGA解码MIPI视频：Xilinx Artix7-35T低端FPGA，基于MIPI CSI-2 RX Subsystem架构实现，提供工程源码和技术支持 9527华安 FPGA解码MIPI视频专题菜鸟FPGA图像处理专题fpga开发音视频MIPI图像处理CSI
    目录1、前言免责声明2、相关方案推荐我这里已有的MIPI编解码方案本方案在XilinxArtix7-100T上解码MIPI视频的应用本方案在XilinxKintex7上解码MIPI视频的应用本方案在XilinxZynq7000上解码MIPI视频的应用本方案在XilinxZynqUltraScale上解码MIPI视频的应用纯VHDL代码解码ov5640-MIPI视频方案3、本MIPICSI2模块性能
  • 可逆计数器vhdl m0_51525427 经验分享
    CLR是复位控制输入端；ENA是使能控制输入端；LOAD是预置控制输入端；D[3..0]是4位并行数据输入端；DIR是加减控制输入端，当DIR=0时，计数器作加法操作，DIR=1时，计数器作减法操作；COUT是进/借位输出端。libraryIEEE;useIEEE.STD_LOGIC_1164.ALL;useIEEE.STD_LOGIC_UNSIGNED.ALL;entityRev_Counter
  • 应届生把FPGA学到什么程度可以找工作？ 宸极FPGA_IC fpga开发fpga硬件工程
    在FPGA（Field-ProgrammableGateArray）领域找到工作通常需要一定的基础知识和专业技能。那应届生把FPGA学到什么程度可以找工作？以下是一些学习里程碑希望可以帮助您达到求职的门槛：一、硬件描述语言（HDL）熟练度：首先，你需要熟悉至少一种硬件描述语言，如VHDL或Verilog，这是FPGA设计的基础。你应该掌握这些语言的核心语法、编写可综合代码以及如何进行仿真测试。二、
  • 基于FPGA的4路抢答器verilog，quartus FPGA代码库 fpga开发
    名称：基于FPGA的4路抢答器verilog（代码在文末付费下载）软件：Quartus语言：Verilog要求：1.主持人具有最高优先级，实现4路公平抢答判决。2.具有选手提前抢答和抢答成功指示。3.每个选手的分值采用1位数码管显示，主持人可以给指定1分或和减1分。4.具有限时抢答功能。代码下载：基于FPGA的4路抢答器verilog，quartus_Verilog/VHDL资源下载代码网：hdl
  • xilinx FPGA 除法器ip核（divider）的使用（VHDL&Vivado） 坚持每天写程序 FPGAVHDLVIVADOfpga开发1024程序员节
    一、创建除法ip核vivado的除法器ip核有三种类型，跟ISE相比多了一个LuMult类型，总结来说就是LuMult：使用了DSP切片、块RAM和少量的FPGA逻辑原语（寄存器和lut），所以和Radix2相比占用fpga资源更少；可以选择有符号或者无符号类型数据；但是位数有限，只能用于运算量小的时候，被除数位宽：2~17，除数位宽：2~11；只能选择余数模式Radix2：使用FPGA逻辑原语（
  • 单板计算机(SBC)-片上系统(SOC)嵌入式C++和FPGA(VHDL) 亚图跨际 嵌入式FPGAC/C++单板计算机SBC片上系统SOCRaspberryPiESP8266MQTTC++Qt
    要点：片上系统/单板计算机嵌入式C++及VHDL编程单板计算机(RaspberryPi)C++实现MQTT监控房间门锁，灯光，并使用RESTful提示状态单板计算机(ESP8266)C++无线网络MQTT土壤湿度监测仪，实现HTTP服务器，创建网页版监控界面，构建ESP8266监控固件，单板计算机集成到IP网络，添加二氧化碳检测传感器，使用GPIO和PWM控制继电器和直流压控风扇片上系统(SOC)
  • Modelsim SE 10.5安装教程 GBXLUO FPGAfpga开发modelsim
    ModelSim是一种功能强大的硬件描述语言(HDL，HardwareDescriptionLanguage)仿真和验证工具，可以单独仿真，也可以联合Quartus/Vivado等软件联合仿真，仿真速度快，广泛应用于数字电路设计和验证领域。大学老师爱教VHDL语言，但是进入社会以后，基本都是VerilogHDL语言，简单易学，建议用Verilog来仿真与做FPGA工程。一、资源：Modelsim_
  • vivado 将I/O规划项目迁移到RTL、UltraScale的I/O规划体系结构内存IP、UltraScale体系结构内存IP I/O规划设计流程变更、综合I/O规划 cckkppll fpga开发
    将I/O规划项目迁移到RTL项目定义I/O端口并将其放置到封装引脚上后，可以迁移I/O规划项目到RTL项目。端口定义用于为按照规定，使用Verilog或VHDL进行RTL设计。差分对缓冲器添加到顶部模块和总线定义也包括在RTL中。项目属性更改为反映RTL项目类型。重要！迁移后，RTL项目无法转换回I/O规划项目。要转换项目，请执行以下操作：1.选择文件 → 迁移到RTL。注意：或者，也可以从流导航
  • 基于QC-LDPC编码的循环移位网络的FPGA实现 泽_禹 通信原理LDPCfpga开发信息与通信
    一、桶式移位寄存器(barrelshifter)八位桶式移位寄存器的VHDL实现如下，由于每一层结构相似，于是采用生成语句for_generate实现，使用该代码实现的RTL级分析和理论的结构一致，仿真结果也符合预期。entitybarrel_shiftisGENERIC(DATA_WIDTH:INTEGER:=8;CTRL_WIDTH:INTEGER:=3);Port(DATA_IN:INSTD
  • 【FPGA Verilog开发实战指南】初识Verilog HDL-基础语法 醉酒柴柴 fpga开发学习笔记
    这里写目录标题VerilogHDL简介与VHDL比较VerilogHDL基础语法逻辑值关键字moduleendmodule模块名输入信号输出信号既做输入也做输出线网型变量wire寄存器型变量reg参数parameter参数localparam常量赋值方式阻塞赋值非阻塞赋值always语句assign语句算数运算符归元运算符、按位运算符逻辑运算符关系运算符移位运算符位拼接运算符条件运算符优先级if-
  • xilinx 除法ip核（divider） 不同模式结果和资源对比（VHDL&ISE） 坚持每天写程序 xilinxfpgaip核使用例程（VHDL）FPGAVHDLISEfpga开发
    1.Radix-2模式：基数-2使用整数操作数的非恢复整数除法，允许生成分数或整数余数。对于小于16位的操作数宽度或需要高吞吐量的应用程序，建议使用。基数-2非恢复算法使用加减法求解每个周期的一点商。该设计是完全流水线的，可以实现每个时钟周期一分的吞吐量。如果所需的吞吐量较小，则每个时钟参数的分法允许降低吞吐量和资源使用。该算法自然会生成一个余数，对于需要整数余数或模数结果的应用程序的选择也是如此
  • 图像处理算法：白平衡、除法器、乘法器~笔记 NoNoUnknow 笔记
    参考：基于FPGA的自动白平衡算法的实现白平衡初探(qq.com)FPGA自动白平衡实现步骤详解-CSDN博客xilinx除法ip核（divider）不同模式结果和资源对比（VHDL&ISE）_ise除法器ip核-CSDN博客数字信号处理-04-FPGA常用运算模块-除法器（二）-阿里云开发者社区(aliyun.com)【FPGA】：ip核--Divider(除法器)_除法器ip核-CSDN博客数
  • SystemC学习笔记(三) - 查看模块的波形 crazyskady SystemCSimulation学习笔记SystemC
    简述波形在Simulation/Emulation中地位十分重要，尤其是在研发初期，只能通过波形来查看软件hang住的位置。对于TLM来说，查看波形一般是指查看pvbus上的transaction，而对于SystemC本身来说，查看波形就是使用Gtkwave或其他EDA工具，查看Module的input/output的时序输入/输出，其本质和硬件设计的Verilog/VHDL的波形基本一样。工具准
  • VHDL/Verilog编译错误总结 FPGA的花路
    VHDL编译错误总结VivadoVHDLVerilogQuartusVHDLVerilogLatticeVHDLVerilogVivadoVHDL[Synth8-2778]typeerrorneartxen_sync;expectedtypestd_logic_vectorstd_logic类型值不能直接赋值给std_logic_vector[Synth8-1779]cannotreadfrom‘
  • ❀工信工实验参考——《VHDL实验3——交通灯与智慧交通》 程序源_hytz VHDL实验fpga开发学习方法经验分享
    一般来说，我贴上来的代码都是能直接跑的，如果不行可以邮箱交流[email protected]仅供参考，微机的老师讲的很好，所以请还是要先自己完成咯。免责声明，本人菜只因一只，内容仅供参考，错了不负责哈该实验和报告部分参考了基于状态机的交通灯控制（vhdl）_尚@scut的博客-CSDN博客_基于状态机的交通灯控制，但是因为我们华工EDA实验室换成了正点原子新起点V2开发板，因此在数码管输出和前面
  • java工厂模式 3213213333332132 java抽象工厂
    工厂模式有 1、工厂方法 2、抽象工厂方法。 下面我的实现是抽象工厂方法, 给所有具体的产品类定一个通用的接口。 package 工厂模式; /** * 航天飞行接口 * * @Description * @author FuJianyong * 2015-7-14下午02:42:05 */ public interface SpaceF
  • nginx频率限制+python测试 ronin47 nginx 频率 python
           部分内容参考：http://www.abc3210.com/2013/web_04/82.shtml 首先说一下遇到这个问题是因为网站被攻击，阿里云报警，想到要限制一下访问频率，而不是限制ip（限制ip的方案稍后给出）。nginx连接资源被吃空返回状态码是502，添加本方案限制后返回599，与正常状态码区别开。步骤如下：
  • java线程和线程池的使用 dyy_gusi ThreadPoolthreadRunnabletimer
    java线程和线程池 一、创建多线程的方式     java多线程很常见，如何使用多线程，如何创建线程，java中有两种方式，第一种是让自己的类实现Runnable接口，第二种是让自己的类继承Thread类。其实Thread类自己也是实现了Runnable接口。具体使用实例如下： 1、通过实现Runnable接口方式 1 2
  • Linux 171815164 linux
    ubuntu kernel http://kernel.ubuntu.com/~kernel-ppa/mainline/v4.1.2-unstable/ 安卓sdk代理 mirrors.neusoft.edu.cn        80 输入法和jdk sudo apt-get install fcitx su
  • Tomcat JDBC Connection Pool g21121 Connection
           Tomcat7 抛弃了以往的DBCP 采用了新的Tomcat Jdbc Pool 作为数据库连接组件，事实上DBCP已经被Hibernate 所抛弃，因为他存在很多问题，诸如：更新缓慢，bug较多，编译问题，代码复杂等等。        Tomcat Jdbc P
  • 敲代码的一点想法 永夜-极光 java随笔感想
                  入门学习java编程已经半年了,一路敲代码下来,现在也才1w+行代码量,也就菜鸟水准吧,但是在整个学习过程中,我一直在想,为什么很多培训老师,网上的文章都是要我们背一些代码?比如学习Arraylist的时候,教师就让我们先参考源代码写一遍,然
  • jvm指令集 程序员是怎么炼成的 jvm 指令集
    转自：http://blog.csdn.net/hudashi/article/details/7062675#comments       将值推送至栈顶时 const ldc  push   load指令 const系列 该系列命令主要负责把简单的数值类型送到栈顶。(从常量池或者局部变量push到栈顶时均使用) 0x02 &nbs
  • Oracle字符集的查看查询和Oracle字符集的设置修改 aijuans oracle
    本文主要讨论以下几个部分：如何查看查询oracle字符集、 修改设置字符集以及常见的oracle utf8字符集和oracle exp 字符集问题。 一、什么是Oracle字符集 Oracle字符集是一个字节数据的解释的符号集合,有大小之分,有相互的包容关系。ORACLE 支持国家语言的体系结构允许你使用本地化语言来存储，处理，检索数据。它使数据库工具，错误消息，排序次序，日期，时间，货
  • png在Ie6下透明度处理方法 antonyup_2006 css浏览器FirebugIE
    由于之前到深圳现场支撑上线，当时为了解决个控件下载，我机器上的IE8老报个错，不得以把ie8卸载掉，换个Ie6,问题解决了，今天出差回来，用ie6登入另一个正在开发的系统，遇到了Png图片的问题，当然升级到ie8(ie8自带的开发人员工具调试前端页面JS之类的还是比较方便的，和FireBug一样，呵呵)，这个问题就解决了，但稍微做了下这个问题的处理。 我们知道PNG是图像文件存储格式，查询资
  • 表查询常用命令高级查询方法(二) 百合不是茶 oracle分页查询分组查询联合查询
    ----------------------------------------------------分组查询 group by    having   --平均工资和最高工资   select avg(sal)平均工资,max(sal)  from emp ;  --每个部门的平均工资和最高工资
  • uploadify3.1版本参数使用详解 bijian1013 JavaScriptuploadify3.1
    使用：     绑定的界面元素<input id='gallery'type='file'/>$("#gallery").uploadify({设置参数，参数如下}); 设置的属性： id: jQuery(this).attr('id'),//绑定的input的ID langFile: 'http://ww
  • 精通Oracle10编程SQL(17)使用ORACLE系统包 bijian1013 oracle数据库plsql
    /* *使用ORACLE系统包 */ --1.DBMS_OUTPUT --ENABLE:用于激活过程PUT,PUT_LINE,NEW_LINE,GET_LINE和GET_LINES的调用 --语法：DBMS_OUTPUT.enable(buffer_size in integer default 20000); --DISABLE:用于禁止对过程PUT,PUT_LINE,NEW
  • 【JVM一】JVM垃圾回收日志 bit1129 垃圾回收
    将JVM垃圾回收的日志记录下来，对于分析垃圾回收的运行状态，进而调整内存分配(年轻代，老年代，永久代的内存分配)等是很有意义的。JVM与垃圾回收日志相关的参数包括： -XX:+PrintGC -XX:+PrintGCDetails -XX:+PrintGCTimeStamps -XX:+PrintGCDateStamps -Xloggc -XX:+PrintGC 通
  • Toast使用 白糖_ toast
    Android中的Toast是一种简易的消息提示框，toast提示框不能被用户点击，toast会根据用户设置的显示时间后自动消失。     创建Toast 两个方法创建Toast makeText(Context context, int resId, int duration)     参数：context是toast显示在
  • angular.identity boyitech AngularJSAngularJS API
    angular.identiy 描述: 返回它第一参数的函数. 此函数多用于函数是编程. 使用方法: angular.identity(value); 参数详解: Param Type Details value * to be returned. 返回值: 传入的value 实例代码: <!DOCTYPE HTML>
  • java-两整数相除，求循环节 bylijinnan java
    import java.util.ArrayList; import java.util.List; public class CircleDigitsInDivision { /** * 题目：求循环节，若整除则返回NULL，否则返回char*指向循环节。先写思路。函数原型：char*get_circle_digits(unsigned k,unsigned j)
  • Java 日期 周 年 Chen.H javaC++cC#
    /** * java日期操作(月末、周末等的日期操作) * * @author * */ public class DateUtil { /** */ /** * 取得某天相加(减)後的那一天 * * @param date * @param num *
  • [高考与专业]欢迎广大高中毕业生加入自动控制与计算机应用专业 comsci 计算机
          不知道现在的高校还设置这个宽口径专业没有,自动控制与计算机应用专业,我就是这个专业毕业的,这个专业的课程非常多,既要学习自动控制方面的课程,也要学习计算机专业的课程,对数学也要求比较高.....如果有这个专业,欢迎大家报考...毕业出来之后,就业的途径非常广.....      以后
  • 分层查询（Hierarchical Queries） daizj oracle递归查询层次查询
    Hierarchical Queries If a table contains hierarchical data, then you can select rows in a hierarchical order using the hierarchical query clause: hierarchical_query_clause::= start with condi
  • 数据迁移 daysinsun 数据迁移
    最近公司在重构一个医疗系统，原来的系统是两个.Net系统，现需要重构到java中。数据库分别为SQL Server和Mysql，现需要将数据库统一为Hana数据库，发现了几个问题，但最后通过努力都解决了。 1、原本通过Hana的数据迁移工具把数据是可以迁移过去的，在MySQl里面的字段为TEXT类型的到Hana里面就存储不了了，最后不得不更改为clob。 2、在数据插入的时候有些字段特别长
  • C语言学习二进制的表示示例 dcj3sjt126com cbasic
    进制的表示示例 # include <stdio.h> int main(void) { int i = 0x32C; printf("i = %d\n", i); /* printf的用法 %d表示以十进制输出 %x或%X表示以十六进制的输出 %o表示以八进制输出 */ return 0; }
  • NsTimer 和 UITableViewCell 之间的控制 dcj3sjt126com ios
    情况是这样的: 一个UITableView, 每个Cell的内容是我自定义的 viewA viewA上面有很多的动画, 我需要添加NSTimer来做动画, 由于TableView的复用机制, 我添加的动画会不断开启, 没有停止, 动画会执行越来越多.   解决办法: 在配置cell的时候开始动画, 然后在cell结束显示的时候停止动画   查找cell结束显示的代理
  • MySql中case when then 的使用 fanxiaolong casewhenthenend
    select "主键", "项目编号", "项目名称","项目创建时间", "项目状态","部门名称","创建人" union (select pp.id as "主键", pp.project_number as &
  • Ehcache（01）——简介、基本操作 234390216 cacheehcache简介CacheManagercrud
    Ehcache简介 目录 1       CacheManager 1.1      构造方法构建 1.2      静态方法构建 2       Cache 2.1&
  • 最容易懂的javascript闭包学习入门 jackyrong JavaScript
    http://www.ruanyifeng.com/blog/2009/08/learning_javascript_closures.html 闭包（closure）是Javascript语言的一个难点，也是它的特色，很多高级应用都要依靠闭包实现。 下面就是我的学习笔记，对于Javascript初学者应该是很有用的。 一、变量的作用域 要理解闭包，首先必须理解Javascript特殊
  • 提升网站转化率的四步优化方案 php教程分享 数据结构PHP数据挖掘Google活动
    网站开发完成后,我们在进行网站优化最关键的问题就是如何提高整体的转化率，这也是营销策略里最最重要的方面之一，并且也是网站综合运营实例的结果。文中分享了四大优化策略：调查、研究、优化、评估，这四大策略可以很好地帮助用户设计出高效的优化方案。 PHP开发的网站优化一个网站最关键和棘手的是，如何提高整体的转化率，这是任何营销策略里最重要的方面之一，而提升网站转化率是网站综合运营实力的结果。今天，我就分
  • web开发里什么是HTML5的WebSocket？ naruto1990 Webhtml5浏览器socket
    当前火起来的HTML5语言里面，很多学者们都还没有完全了解这语言的效果情况，我最喜欢的Web开发技术就是正迅速变得流行的 WebSocket API。WebSocket 提供了一个受欢迎的技术，以替代我们过去几年一直在用的Ajax技术。这个新的API提供了一个方法，从客户端使用简单的语法有效地推动消息到服务器。让我们看一看6个HTML5教程介绍里 的 WebSocket API：它可用于客户端、服
  • Socket初步编程——简单实现群聊 Everyday都不同 socket网络编程初步认识
    初次接触到socket网络编程，也参考了网络上众前辈的文章。尝试自己也写了一下，记录下过程吧：   服务端：（接收客户端消息并把它们打印出来）   public class SocketServer { private List<Socket> socketList = new ArrayList<Socket>(); public s
  • 面试：Hashtable与HashMap的区别（结合线程） toknowme
    昨天去了某钱公司面试，面试过程中被问道 Hashtable与HashMap的区别？当时就是回答了一点，Hashtable是线程安全的，HashMap是线程不安全的，说白了，就是Hashtable是的同步的，HashMap不是同步的，需要额外的处理一下。   今天就动手写了一个例子，直接看代码吧 package com.learn.lesson001; import java
  • MVC设计模式的总结 xp9802 设计模式mvc框架IOC
    随着Web应用的商业逻辑包含逐渐复杂的公式分析计算、决策支持等，使客户机越 来越不堪重负，因此将系统的商业分离出来。单独形成一部分，这样三层结构产生了。 其中‘层’是逻辑上的划分。 三层体系结构是将整个系统划分为如图2.1所示的结构[3] （1）表现层（Presentation layer）：包含表示代码、用户交互GUI、数据验证。 该层用于向客户端用户提供GUI交互，它允许用户
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他