数字电路基础（CMOS电路、低功耗方法）

一、CMOS器件

1.1.CMOS反相器

CMOS反相器实现非门功能，由一个PMOS管和一个NMOS管组成,其逻辑电路图如下：
补充：当将一个PMOS管和一个NMOS管并联，则会组成一个传输门（TG）电路。

其真值表如下：

In	PMOS	NMOS	Out
0	√ 导通	×关闭	1
1	×关闭	√导通	0（接地）

在实际制造过程中，PMOS管比NMOS管要宽，这是由于PMOS管是由空穴导电，NMOS管由电子导电，而电子迁移率要比空穴迁移率高得多（约2倍）造成的。

1.2.CMOS与非门

CMOS与非门由两个并联的PMOS管，2个串联的NMOS管组成的。

其真值表如下：

A	B	PMOS（A）	PMOS（B）	NMOS（A）	NMOS（B）	Out
0	0	√ 导通	√ 导通	×关闭	×关闭	1
0	1	√导通	×关闭	×关闭	√导通	1
1	0	×关闭	√ 导通	√ 导通	×关闭	1
1	1	×关闭	×关闭	√ 导通	√ 导通	0（接地）

1.3.CMOS或非门

CMOS或非门由两个串联的PMOS管，2个并联的NMOS管组成的。

其真值表如下：

A	B	NMOS（A）	NMOS（B）	PMOS（A）	PMOS（B）	Out
0	0	×关闭	×关闭	√ 导通	√ 导通	1
0	1	×关闭	√导通	√导通	×关闭	0（接地）
1	0	√ 导通	×关闭	×关闭	√ 导通	0（接地）
1	1	√ 导通	√ 导通	×关闭	×关闭	0（接地）

1.4 CMOS与门和CMOS或门

分别将CMOS与非门、CMOS或非门的VDD端和接地端互换即可，可由真值表进行验证，此处不再给出具体CMOS电路图。

1.5 CMOS电路重要技术参数

1. 输入和输出的高、低电平；
     输入低电平的上限值V_IL（max）
     输入高电平的下限值V_IH（mix）
     输出低电平的上限值V_OL（max）
     输出高电平的下限值V_OH（mix）
2. 噪声容限——门电路的抗干扰能力，电路的噪声容限越大，抗干扰能力越强。
     输入高电平的噪声容限：V_NH = V_OH（mix） - V_IH（mix）（输出-输入）
     输入低电平的噪声容限：V_NL = V_IL（max） - V_OL（max）（输入-输出）
3. 传输延迟时间——表征门电路开关速度的参数，其值与电源电压V_DD和负载电容有关。
4. 功耗——分为静态功耗和动态功耗两部分。
5. 延时—功耗积——衡量电路的综合性能指标（较快的工作速度、较低的功耗）
6. 扇入与扇出数——表征门电路的输入端信号个数和输出端信号个数。

二、CMOS电路——功耗

  CMOS电路功耗需要考虑两个部分：静态功耗、动态功耗；其中静态功耗是指电路输出没有动态转换时的功耗，动态功耗是指电路发生状态转换时的功耗，动态功耗主要包括两个部分，一是指电路输出状态转换瞬间MOS管的导通功耗，二是指电路输出由高电平转为低电平，或者由低电平转为高电平时对电容（CMOS管的负载是电容性的）进行充放放电的过程，增加的电路损耗。

    总功耗 = 静态功耗 + 开关功耗 + 短路功耗

动态功耗由开关功耗（翻转功耗）和短路功耗两个部分组成。

  开关功耗 = CV²F   C 为负载电容，V是电压，F是频率
   短路功耗 = V I（短路）   I（短路）为开关在切换过程中N极和P极同时有效地短路电流
   静态功耗 = V I（漏电）   静态功耗（又称漏电功耗）是晶体管在电路稳定时出现漏电造成的功耗。

   需要注意的是，升高电压可以提高电路性能，但也会增加功耗；温度升高也会使功耗增加。那在电路设计中，如何有效降低功耗呢？

   可通过做时钟门控（clock gating），降低翻转率，即降低频率的方式来降低电路功耗；此外还可以通过降低电压的方式，诸如DVFS（动态电压频率调整），多阈值电压技术，多电压技术等来有效降低功耗

2.1.时钟门控

   时钟门控（clock gating）：在数据无效时,将寄存器时钟关闭的技术，能够有效降低功耗， 是低功耗设计的重要方法之一。门控时钟其实就是一个逻辑模块， 在寄存器的输入数据无效时，将寄存器的输入时钟置为0，而此时寄存器值保持不变，此时没有时钟翻转，避免了动态功耗。
   1）、不含锁存器的时钟门控电路

这种系统时钟门控的机制算然简单，但是使能信号周期的不确定，会使时钟过早的被截断或者产生时钟毛刺。为了产生正确的时钟信号，要求使能信号从时钟上升沿到时钟下降沿保证稳定的常量。
   2）、含有锁存器的时钟门控电路

含有锁存器的时钟门控电路，借助于锁存器，使得时钟信号在高电平期间或在低电平期间保证稳定的值，不发生翻转。生成时钟门控的RTL代码如下：

  推荐的风格代码，else分支忽略，此时意味着在data_vld无效时data_out保持不变，此时状态相当于将寄存器输入时钟CLOCK置为0，只是没有翻转，因此降低了动态功耗；而不推荐风格代码，在data_vld无效时data_out为0，会发生时钟翻转，不符合门控时钟的状态，无法生成门控时钟。

  上图两个电路图均为推荐风格代码的映射电路图，右侧为采用门控时钟设计的电路图。采用推荐风格代码的代码即可以通过EDA工具自行插入门控时钟。

2.2.动态电压频率调整DVFS

  DVFS（Dynamic Voltage and Frequency Scaling）动态电压频率调节本质上是一种自适应的电压频率调节技术，也是一种低功耗技术，目的是根据的芯片当时的实际功耗需要设定工作电压和时钟频率，这样可以保证提供的功率既满足要求又不会性能过剩，从而可以降低功耗。
  一味的降频降压当然是不能降低功耗的，因为低频下运行可能使系统处理任务的时长增加，从而整体上可能增加了功耗。所以DVFS的核心是动态调整的策略，其目的是根据当时的系统负载实时调整，从而提供满足当时性能要求的最低功率，也就达到了最低功耗。基本的策略当然是工作负载增加则升频升压，工作负载降低则降频降压。
  比如使用该技术可以动态调节CPU工作频率和工作电压，如当CPU高速工作时候，选择合适电压供应给CPU;当CPU处于空闲或者睡眠状态时，系统会自动切换到合适的低电压以达到降低系统功耗的目的。

2.3.多阈值电压技术

  器件的栅电压定义为阈值电压，它是MOSFET的重要参数之一。因为不同阈（yu）值电压Vth对应的器件其漏电流Leakage差异很大，且漏电流随着阈值电压Vt的增加而指数下降，如下图所示，
  我们可以通过在不同的时序路径上使用不同阈值电压的标准单元来降低漏电流，已达到降低漏电功耗的目的。

• 低阈值电压标准单元：速度快、泄漏功耗高；
• 高阈值电压标准单元：速度慢、泄漏功耗低。

2.4.多电源多电压技术

  多电源多电压（MSMV）是一种可以有效降低动态功耗的技术，简称多电压技术。所谓多电源，是指不同逻辑模块处于不同的电源域中，由不同供电电源供电。
  具体而言，在芯片设计时候，对于工作频率要求高的系统或者模块使用高电压，对于工作频率要求不高的系统或者模块使用相应的低电压也称Normal电压，从而实现低功耗的目的。
  比如手机基带芯片中的CPU或者GPU系统模块要在高电压状态下才能才能达到系统工作要求。而对于一般的只要求能够达到普通性能的模块则可以用较低的电压进行供给，比如系统中需要一直上电的Always-ON区域中的Timer计时器等等。

除了上述的降低功耗技术外，还有许多其他的降低功耗的技术。

https://www.360kuai.com/pc/9c54ce530025f34bd?
https://blog.csdn.net/DdiIcey/article/details/78545481