虚无缥缈vs威武
虚无缥缈vs威武

quartus Ⅱ 12.1 使用教程（1） 怎样调用PLL 核

step1 这里我新建一个名为PLL的工程如下所示，准备调用一个PLL核

quartus Ⅱ 12.1 使用教程（1） 怎样调用PLL 核_第1张图片

 

step2 点击菜单栏上的TOOls下拉菜单中的魔法棒

quartus Ⅱ 12.1 使用教程（1） 怎样调用PLL 核_第2张图片

 

step3 在弹出的对话框中点击Next

quartus Ⅱ 12.1 使用教程（1） 怎样调用PLL 核_第3张图片

 

step4 这里我们选择输出文件类型选择为Verilog HDL，输出IP核名称为PLL_out,单击I/0下拉选择ALTPLL。

(注意：这里我的工程名为PLL所以起的PLL核的名称不能和工程名一样所以我的PLL核的名称为PLL_out)

quartus Ⅱ 12.1 使用教程（1） 怎样调用PLL 核_第4张图片

 

step5 填写PLL核的输入时钟，这里我的开发板的输入时钟是50M，点击Next

quartus Ⅱ 12.1 使用教程（1） 怎样调用PLL 核_第5张图片

 

step6 在弹出的对话框中PLL核默认勾选了复位和输出使能，我这里不需要用到

将这两个勾选都去掉（如果工程里面要用到也可以勾选），点击Next

quartus Ⅱ 12.1 使用教程（1） 怎样调用PLL 核_第6张图片

 

step7 点击Next

quartus Ⅱ 12.1 使用教程（1） 怎样调用PLL 核_第7张图片

 

step8 点击Next

quartus Ⅱ 12.1 使用教程（1） 怎样调用PLL 核_第8张图片

 

step9 点击Next

quartus Ⅱ 12.1 使用教程（1） 怎样调用PLL 核_第9张图片

 

step10 在弹出的对话框中选择为1倍频、50分频、占空比为百分之50，我这里

输入是50M所以50分频输出也就是1M，点击Next

quartus Ⅱ 12.1 使用教程（1） 怎样调用PLL 核_第10张图片

 

step11 一直点击Next，直到summary（从上图可以看出我们这个开发板

有5个PLL核分别为clkc0,、clkc1、clkc2、clkc3、clkc4，但我们

只用到1个所以设置其它的4个PLL核都一直Next跳过没有进行设置，

如果你要多添加几个PLL核设置方法和clkc0的设置方法是一样的）。

quartus Ⅱ 12.1 使用教程（1） 怎样调用PLL 核_第11张图片

 

step12 我们要调用这个PLL核勾选选择输出PLL_out_inst.v文件，然后点击Finish

quartus Ⅱ 12.1 使用教程（1） 怎样调用PLL 核_第12张图片

 

step 13 PLL核设置完成后点击工具栏上的打开或者File->open

quartus Ⅱ 12.1 使用教程（1） 怎样调用PLL 核_第13张图片

 

step14 打开我们建的PLL工程，找到我们设置PLL核所输出的PLL_out_inst.v文件点击打开按钮

quartus Ⅱ 12.1 使用教程（1） 怎样调用PLL 核_第14张图片

 

step15 打开的文件如下图所示，将这个文件里的PLL_out核复制到我们工程PLL中

quartus Ⅱ 12.1 使用教程（1） 怎样调用PLL 核_第15张图片

 

step16  PLL_out核复制到我们的PLL工程里如下图所示

quartus Ⅱ 12.1 使用教程（1） 怎样调用PLL 核_第16张图片

 

step17 这里我将PLL的例化名称改为u1（也可以不更改使用默认名称)，填写输入

时钟i_clk，以及输出口，我这里直接将PLL核的输出时钟连接到了输出口上

quartus Ⅱ 12.1 使用教程（1） 怎样调用PLL 核_第17张图片

 

step18 编译工程分配引脚用逻辑分析仪看输出时钟是否是1M，从下图可以看出输出频率和PLL分频的频率一致

quartus Ⅱ 12.1 使用教程（1） 怎样调用PLL 核_第18张图片

你可能感兴趣的:(quartus,Ⅱ)

  • set_clock_groups jh你好 硬件工程
    一、命令参数与工具处理逻辑核心参数定义参数定义工具行为工具兼容性-asynchronous完全异步时钟组，无任何相位或频率关系（如独立晶振、不同时钟树）工具完全禁用组间路径的时序分析，但需用户自行处理跨时钟域（CDC）问题XilinxVivado、IntelQuartus、Gowin（等效参数-Exclusive）-logically_exclusive逻辑互斥时钟组，同一时刻仅一个有效（如MUX
  • FPGA学习笔记（二）Verilog语法初步学习(语法篇1) 贾saisai FPGA学习fpga开发学习1024程序员节
    FPGA系列文章目录一、FPGA学习笔记（一）入门背景、软件及时钟约束二、FPGA学习笔记（二）Verilog语法初步学习(语法篇1)三、FPGA学习笔记（三）流水灯入门FPGA设计流程四、FPGA学习笔记（四）通过数码管学习顶层模块和例化的编写五、FPGA学习笔记（五）Testbench（测试平台）文件编写进行Modelsim仿真六、FPGA学习笔记（六）Modelsim单独仿真和Quartus
  • 用verilog实现3-8译码器和全加器 珠泪美人鱼 fpga开发
    提示：文章写完后，目录可以自动生成，如何生成可参考右边的帮助文档文章目录前言一、pandas是什么？二、使用步骤1.引入库2.读入数据总结提示：以下是本篇文章正文内容，下面案例可供参考一、用verilog实现3-8译码器首先在一个磁盘上创建一个文档。如下图：在文档中在创建两个文档来储存项目和代码。如图：之后在quartus上建好项目后，填写代码。代码如图：
  • EPM570T CPLD程序开发 可芯智能科技研究院 13.C语言精简版教程fpga开发
    EPM570T是一款CPLD（可编程逻辑器件）芯片，用于开发硬件逻辑电路。下面是一些关于EPM570TCPLD程序开发的基本步骤：安装开发工具：首先，您需要安装一个CPLD开发工具，比如QuartusII。您可以从Intel官方网站上下载最新版本的QuartusII开发工具。安装完成后，您就可以开始编程了。创建工程：打开QuartusII，创建一个新工程，并命名它。选择EPM570T作为目标设备，
  • nios ii FIFO读取FPGA数据交互实验1 尼德兰的喵 FPGA相关EDA工具使用笔记NiOSiialteraquartus硬件fpga
    实验所用板子为altera经典的DE2板子，FPGA为CycloneII:EP2C35F672C6，quartus版本为13.01.建立工程，导入管脚图DE2_pin_assignments.csv文件，写入硬件代码并编译。最终的硬件verilog代码如下（部分代码需要在生成Qsys文件之后才能编译通过）：modulework(CLOCK_50,KEY,SW,LEDR);inputCLOCK_50
  • QUARTUS II 编译报错：top level design entity “...” is undefined 解决方法 邴洁沫Edna
    QUARTUSII编译报错：topleveldesignentity“...”isundefined解决方法【下载地址】QUARTUSII编译报错topleveldesignentity...isundefined解决方法分享在使用QUARTUSII进行FPGA开发时，有时会遇到编译报错：“topleveldesignentity‘...’isundefined”。这个错误通常是由于顶层设计实体未
  • Quartus Prime 仿真相关报错解决方法 门外的兔子 问题解决fpga开发嵌入式硬件
    出现如图相关报错是因为文件路径的问题解决方法如下：第一步打开仿真设置第二步检查如图所示路径是否正确即对应.VMF文件保存的路径复制粘贴可见上方文本如下quartus_eda--gen_testbench--tool=modelsim_oem--format=verilog--write_settings_files=offProject-cProject--vector_source="D:/Kt
  • QUARTUS使用之2： signaltap笔记 weixin_39274156 signaltapFPGAalteraquatusiisignaltap
    signaltap笔记时间：2019年10月23日地点：苏州前言之前一直使用chipscope有四年时间，习惯了ISE的CDC使用，我个人的习惯是当FPGA编译时间小于十五分钟时，更愿意使用在线逻辑分析仪，这样的结果更真实，当然Modelsim仿真是很重要的。但是最近工作需要使用ALTERA的FPGA芯片，这就需要我学会使用quartus,我个人认为signaltap在线逻辑分析仪是必须要掌握的软
  • 基于FPGA的DDS设计 Squirrels43 verilogfpga
    文章目录目标一、DDS电路核心RTL1.设计一个DDS的核心RTL代码。2.使用Matlab生成DDS的波表ROM3.验证目标二、DDS开发板测试平台1.使用Quartus的SignalTAP观察DDS的输出波形2.导出SignalTAP的捕获数据至电脑（生成List文件）3.用UltraEdit的列操作模式编辑数据格式。（matlab变量定义）4.使用Matlab分析DDS生成的正弦信号的频谱纯
  • 设计Xnorgate FPGA同或门 CodeWG fpga开发matlab
    设计XnorgateFPGA同或门同或门是一种基本的逻辑门电路，它的输出与输入相反当且仅当所有输入都相同。在这篇文章中，我们将会介绍如何使用FPGA实现Xnorgate同或门电路。首先，我们需要了解FPGA(FieldProgrammableGateArray)是一种可编程的数字逻辑芯片，它可以通过编程来实现各种数字逻辑电路。在本文中，我们将使用Altera公司的QuartusII软件来进行FPG
  • quartus频率计 时钟设置_FPGA021 基于QuartusⅡ数字频率计的设计与仿真 weixin_39876739 quartus频率计时钟设置
    摘要随着科技电子领域的发展，可编程逻辑器件，例如CPLD和FPGA的在设计中得到了广泛的应用和普及，FPGA/CPLD的发展使数字设计更加的灵活。这些芯片可以通过软件编程的方式对内部结构进行重构，使它达到相应的功能。这种设计思想改变了传统的数字系统设计理念，促进了EDA技术的迅速发展。数字频率计是一种基本的测量仪器。它被广泛应用与航天、电子、测控等领域。采用等精度频率测量方法具有测量精度保持恒定，
  • quartus pin 分配（三） 落雨无风 IC设计fpgafpga开发
    quartuspin分配如有需要，可查看quartusUI界面sdc配置（二）上次文章中，说了自己写sdc需要配置的分类点，这次将介绍管脚分配。已打开Quartus软件，导入设计，写好约束下一步，在Quartus软件的菜单栏打开Assignments中的二级菜单PinPlanner打开改界面即可看到选中的fpga型号，管脚图，封装类型等信息。在打开的界面中，大致可分为上下两个部分。上半部分，可分为
  • Quartus II SDC文件建立流程 cattao1989 verilog
    QuartusIISDC文件编写教程第一步：打开TimeQuestTimingAnalyzer，也可以点击图中1所示图标。第二步：点击Netlist,点击CreateTimingNetlist第三步：按照下图所示选择。
  • Quartus sdc UI界面设置（二） 落雨无风 IC设计fpgafpga开发
    Quartussdc设置根据一配置quartus综合简单流程（一）上次文章中，说了自己写sdc需要配置的分类点，这次将说明在UI界面配置sdc。1.在Quartus软件中，导入verilog设计之后，打开Tools/TimeQuestTimingAnalyzer界面大致分为上下两部分，上半部分左侧显示Report、Tasks，右侧显示欢迎界面；下半部分显示Console和History，此处缺图，
  • 连续发送多个数据（uart串口RS232协议/verilog详细代码+仿真） 勇敢牛牛（FPGA学习版） fpga开发嵌入式硬件matlab智能硬件
    写在前言以下内容详细源文件，已经上传个人主页资源，需要自取~目录写在前言需求分析UART简介整体架构流程小结需求分析使用串口（rs232协议）间隔1s连续发送16byte的数据。由于每次发送的数据只有8bit，16byte=128bit，所以要发送16帧。UART简介这里实验所使用的参数有：rs232通信协议+9600bps+quartus18.0+modelsim2020异步通信：UART是一种
  • Quartus网盘资源下载与安装 附图文安装教程 学习天使Alice fpga开发学习
    如大家所了解的，Quartus是一种FPGA设计软件（相信理工科的小伙伴，很多都接触或学习过FPGA），旨在为数字电路设计师提供一个高效、便捷的开发环境。它可以帮助用户完成数字逻辑电路的设计、仿真、综合和布局，以及与外围设备进行通信和控制。Quartus支持多种编程语言，包括VHDL、Verilog等，并具有丰富的功能和工具库，可满足不同级别、不同规模的数字电路设计需求。收藏的Quartus安装包
  • #FPGA（基础知识） GrassFishStudio fpga开发
    1.IDE:QuartusII2.设备：CycloneIIEP2C8Q208C8N3.实验：正点原子-verilog基础知识4.时序图：5.步骤6.代码：
  • 【INTEL（ALTERA）】为什么 PCI Express 的 P-tile Avalon Streaming FPGA IP 显示 RDC-50002 警告？ 神仙约架 INTEL（ALTERA）FPGAfpga开发P-tileRDC-50002PCIE
    说明由于英特尔®Quartus®PrimeProEdition软件版本21.4及更高版本存在一个问题，您可能会看到PCIExpress*的P-tileAvalon®流式传输英特尔®FPGAIP违反以下设计助手规则RDC-50002-一个公共复位域中多个异步复位同步器的重新收敛解决方法可以安全地忽略此违规行为。要免除警告，请从P-tileAvalon®Streaming英特尔®FPGAIPforPC
  • 【INTEL（ALTERA）】为什么 Nios V/m EMIF 数据移动器设计示例的 JTAG 终端中的内存测试失败？ 神仙约架 INTEL（ALTERA）FPGAfpga开发Niosniosv
    说明由于英特尔®Quartus®Prime专业版软件22.3版存在一个问题，当为IntelAgilex®7-Nios®V/mEMIF数据移动器设计示例（预安装设计，随英特尔®Quartus®Prime专业版软件一起提供）的内存位置时，您可能会在JTAG终端中看到间歇性内存读取数据不匹配。这将导致随机内存位置的内存测试失败。解决方法要在英特尔®Quartus®PrimeProEdition软件版本2
  • Quartus II12.0安装教程 小鱼教你模数电 软件安装Quartusfpga
    安装前先关闭杀毒软件和360卫士，注意安装路径不能有中文，安装包路径也不要有中文。1.鼠标右击【QuartusII12.0】压缩包选择【解压到QuartusII12.0】。2.双击打开解压后的【QuartusII12.0】文件夹。3.双击打开【Quartus】文件夹。4.鼠标右击【12.0_178_quartus_windows.exe】选择【以管理员身份运行】。5.点击【Install】。6.解
  • 【QuartusII】0-创建工程模板 枫中眸zc #EP4CE10F17C8嵌入式硬件FPGAQuartusII
    一、创建工程1、激活安装quartusII软件后，打开即见如下界面2、在菜单栏“File->NewProjectWizard…”中，进入创建工程流程3、第一部分，如下图，配置路径、项目名称、以及顶层文件（类似C语言的main）（记得这一步之前还有个配置流程简介，告知接下来的配置流程，估计版本更新，删了这个展示页）配置前如下：路径定位到软件所在位置，这个需要修改到需要的位置。配置后如下：需要注意路径
  • 全定制FPGA硬件电路设计实现最大公约数求取算法（Quartus II） 2402_82964571林 算法fpga开发
    目录一、设计需求二、设计工具及版本三、设计原理及结构方案四、电路设计描述1.32位D触发器2.32位多路选择器3.32位减法器4.32位求余电路5.GCDOUT信号产生电路6.DONE_L信号产生电路五、仿真激励设计方案及电路仿真结构六、设计总结当前，FPGA设计在很多场合得到了广泛的应用，如集成电路设计、SoC开发等领域。常规的设计方法采用硬件描述语言或高级综合的方式对功能进行描述，优点是设计周
  • Quartus工程的qsf配置约束文件介绍 GBXLUO FPGAfpga开发qsf
    一、qsf文件概述qsf：QuartusSettingFile，是Quartus工程的配置文件；包含一个Quartus工程的所有约束，包括工程的软件版本信息、FPGA器件信息、引脚约分配、引脚电平分配，编译约束和用于ClassicTimingAnalyzer的时序约束；二、文件配置格式2.1set_global_assignment--配置属性格式语法：set_global_assignments
  • modelsim软件仿真出现现蓝色波形，数字为zzzzzzz开头 大话硬件 modelsimFPGAerror仿真zzzzzz开头
    使用modelsim软件仿真出现输出波形是zzzzzzz0或zzzzzzz1出现上述的原因是out数据类型不对，默认定义成了高阻态，出现上述原因，在quartus软件里面也有报错的提示根据报错提示，发现是OUT这个输出没有定义它的位数，在后面直接用了8bir的数据来表示OUT增加OUT的类型，8bit的信号，此时quartus不报错仿真此时正常
  • FPGA学习记录：第28章 VGA显示器驱动设计与验证 阿坤不咕 FPGAfpga开发驱动开发
    硬件平台：CycloneIVEEP4CE10F17C8开发平台：QuartusII64-BitVersion13.0.1Build23206/12/2013SP1SJFullVersion开发板：野火征途pro实验项目：vga_colorbar实验模块：vga_ctrl学习心得：1.简单驱动设计的流程与方法2.各驱动模块之前的时序匹配。3.模块之间有闭环，牵一发而动全身，所以在分别设计各个模块时要
  • 1.3 Verilog 环境搭建详解教程 二当家的素材网 Verilog教程fpga开发Verilog
    学习Verilog做仿真时，可选择不同仿真环境。FPGA开发环境有Xilinx公司的ISE（目前已停止更新），VIVADO；因特尔公司的QuartusII；ASIC开发环境有Synopsys公司的VCS；很多人也在用IcarusVerilog和GTKwave的方法，更加的轻便。虽然ISE或者QuartusII都会自带仿真器，但功能还是有欠缺。所以，这里介绍下QuartusII+Modelsim联合
  • 【INTEL（ALTERA）】为什么在编译 HDMI 英特尔® FPGA IP设计示例 VHDL 变体时看到错误 （13879）？ 神仙约架 INTEL（ALTERA）FPGAfpga开发13879HDMI
    说明由于英特尔®Quartus®PrimeProEdition软件版本23.2存在一个问题，您在编译HDMI英特尔®FPGAIP设计示例的VHDL变体时可能会看到以下错误：错误（13879）：VHDL绑定指示hdmi_rx_ram_1port_intel_mce_2010_tnbtyoy.vhd（59）处出错：设计实体中的泛型“node_name”没有为关联组件中的相同泛型指定的字符串类型。解决方
  • 【INTEL（ALTERA）】错误 （22595）： 英特尔 Quartus不支持“BDF”类型的实体“entity_path/entity_name” 神仙约架 INTEL（ALTERA）FPGABDFQuartusfpga开发
    说明从英特尔®Quartus®Prime专业版软件版本23.3开始，块设计格式（.BDF）已被弃用。任何现有的BDF设计文件都必须转换为VerilogHDL或VHDL。解决方法使用英特尔®Quartus®PrimeStandardEdition命令行和以下命令之一将您的BDF文件转换为VerilogHDL或VHDL：quartus_map--convert_bdf_to_verilog=quart
  • 基于FPGA的多功能数字时钟设计报告 马泽骞 FPGA设计案列fpga开发
    作品基于intelCycloneIVEEP4CE10F17C8FPGA板卡，主要开发环境为QuartusⅡ，编程并实现了多功能温湿度电子钟。本作品在实现显示实时时间的基础上，设计并完成了设置闹钟、改变闹钟铃声、显示实时温度和实时湿度、基于以太网通信协议的实时视频传输等功能。在未设置闹钟时，作品可显示实时时间（具体包括年月日时分秒），以及作品所在环境的实时温湿度；在设置闹钟后，当时钟时间达到设置的闹
  • 基于QuartusII的verilog数字时钟设计 小白努力中@ 爱好quartusverilog数字时钟正常显示及调教时间
    基于QuautusII的Verilog数字时钟设计（1）基本功能①显示年、月、日、星期、时、分，秒，是否为闰年（只有校对生效情况时间可以不连续）；②定时与闹铃：到设定的时间（选择周一至周末或具体日期）进行报警；③校对：可手动调整年、月、日、星期、时、分。（2）扩展功能显示本周是一年中的第几周，以及是本学期中的第几周（设置开学日期为第一周）。1.时钟调教及计时模块M,m_S;reg[5:0]m_Mo
  • 桌面上有多个球在同时运动，怎么实现球之间不交叉，即碰撞？ 换个号韩国红果果 html小球碰撞
    稍微想了一下，然后解决了很多bug，最后终于把它实现了。其实原理很简单。在每改变一个小球的x y坐标后，遍历整个在dom树中的其他小球，看一下它们与当前小球的距离是否小于球半径的两倍？若小于说明下一次绘制该小球（设为a）前要把他的方向变为原来相反方向（与a要碰撞的小球设为b），即假如当前小球的距离小于球半径的两倍的话，马上改变当前小球方向。那么下一次绘制也是先绘制b，再绘制a，由于a的方向已经改变
  • 《高性能HTML5》读后整理的Web性能优化内容 白糖_ html5
    读后感         先说说《高性能HTML5》这本书的读后感吧，个人觉得这本书前两章跟书的标题完全搭不上关系，或者说只能算是讲解了“高性能”这三个字，HTML5完全不见踪影。个人觉得作者应该首先把HTML5的大菜拿出来讲一讲，再去分析性能优化的内容，这样才会有吸引力。因为只是在线试读，没有机会看后面的内容，所以不胡乱评价了。  
  • [JShop]Spring MVC的RequestContextHolder使用误区 dinguangx jeeshop商城系统jshop电商系统
        在spring mvc中，为了随时都能取到当前请求的request对象，可以通过RequestContextHolder的静态方法getRequestAttributes()获取Request相关的变量，如request, response等。         在jshop中，对RequestContextHolder的
  • 算法之时间复杂度 周凡杨 java算法时间复杂度效率
          在 计算机科学 中， 算法 的时间复杂度是一个 函数 ，它定量描述了该算法的运行时间。这是一个关于代表算法输入值的 字符串 的长度的函数。时间复杂度常用 大O符号 表述，不包括这个函数的低阶项和首项系数。使用这种方式时，时间复杂度可被称为是 渐近 的，它考察当输入值大小趋近无穷时的情况。 这样用大写O()来体现算法时间复杂度的记法，
  • Java事务处理 g21121 java
    一、什么是Java事务 通常的观念认为，事务仅与数据库相关。 事务必须服从ISO/IEC所制定的ACID原则。ACID是原子性（atomicity）、一致性（consistency）、隔离性（isolation）和持久性（durability）的缩写。事务的原子性表示事务执行过程中的任何失败都将导致事务所做的任何修改失效。一致性表示当事务执行失败时，所有被该事务影响的数据都应该恢复到事务执行前的状
  • Linux awk命令详解 510888780 linux
    一.  AWK 说明   awk是一种编程语言，用于在linux/unix下对文本和数据进行处理。数据可以来自标准输入、一个或多个文件，或其它命令的输出。它支持用户自定义函数和动态正则表达式等先进功能，是linux/unix下的一个强大编程工具。它在命令行中使用，但更多是作为脚本来使用。    awk的处理文本和数据的方式：它逐行扫描文件，从第一行到
  • android permission 布衣凌宇 Permission
    <uses-permission android:name="android.permission.ACCESS_CHECKIN_PROPERTIES" ></uses-permission>允许读写访问"properties"表在checkin数据库中，改值可以修改上传 <uses-permission android:na
  • Oracle和谷歌Java Android官司将推迟 aijuans javaoracle
    北京时间 10 月 7 日，据国外媒体报道，Oracle 和谷歌之间一场等待已久的官司可能会推迟至 10 月 17 日以后进行，这场官司的内容是 Android 操作系统所谓的 Java 专利权之争。本案法官 William Alsup 称根据专利权专家 Florian Mueller 的预测，谷歌 Oracle 案很可能会被推迟。　　该案中的第二波辩护被安排在 10 月 17 日出庭，从目前看来
  • linux shell 常用命令 antlove linuxshellcommand
    grep [options] [regex] [files] /var/root # grep -n "o" * hello.c:1:/* This C source can be compiled with:
  • Java解析XML配置数据库连接(DOM技术连接 SAX技术连接) 百合不是茶 sax技术Java解析xml文档dom技术XML配置数据库连接
        XML配置数据库文件的连接其实是个很简单的问题,为什么到现在才写出来主要是昨天在网上看了别人写的,然后一直陷入其中,最后发现不能自拔 所以今天决定自己完成 ,,,,现将代码与思路贴出来供大家一起学习   XML配置数据库的连接主要技术点的博客; JDBC编程 : JDBC连接数据库 DOM解析XML:  DOM解析XML文件 SA
  • underscore.js 学习（二） bijian1013 JavaScriptunderscore
            Array Functions 所有数组函数对参数对象一样适用。1.first   _.first(array, [n])   别名: head, take       返回array的第一个元素，设置了参数n，就
  • plSql介绍 bijian1013 oracle数据库plsql
    /* * PL/SQL 程序设计学习笔记 * 学习plSql介绍.pdf * 时间：2010-10-05 */ --创建DEPT表 create table DEPT ( DEPTNO NUMBER(10), DNAME NVARCHAR2(255), LOC NVARCHAR2(255) ) delete dept; select
  • 【Nginx一】Nginx安装与总体介绍 bit1129 nginx
    启动、停止、重新加载Nginx nginx 启动Nginx服务器，不需要任何参数u nginx -s stop 快速(强制)关系Nginx服务器 nginx -s quit 优雅的关闭Nginx服务器 nginx -s reload 重新加载Nginx服务器的配置文件 nginx -s reopen 重新打开Nginx日志文件  
  • spring mvc开发中浏览器兼容的奇怪问题 bitray jqueryAjaxspringMVC浏览器上传文件
        最近个人开发一个小的OA项目,属于复习阶段.使用的技术主要是spring mvc作为前端框架,mybatis作为数据库持久化技术.前台使用jquery和一些jquery的插件.     在开发到中间阶段时候发现自己好像忽略了一个小问题,整个项目一直在firefox下测试,没有在IE下测试,不确定是否会出现兼容问题.由于jquer
  • Lua的io库函数列表 ronin47 lua io
    1、io表调用方式：使用io表，io.open将返回指定文件的描述，并且所有的操作将围绕这个文件描述 　　io表同样提供三种预定义的文件描述io.stdin,io.stdout,io.stderr 　　2、文件句柄直接调用方式,即使用file:XXX()函数方式进行操作,其中file为io.open()返回的文件句柄 　　多数I/O函数调用失败时返回nil加错误信息,有些函数成功时返回nil
  • java-26-左旋转字符串 bylijinnan java
    public class LeftRotateString { /** * Q 26 左旋转字符串 * 题目：定义字符串的左旋转操作：把字符串前面的若干个字符移动到字符串的尾部。 * 如把字符串abcdef左旋转2位得到字符串cdefab。 * 请实现字符串左旋转的函数。要求时间对长度为n的字符串操作的复杂度为O(n)，辅助内存为O(1)。 */ pu
  • 《vi中的替换艺术》-linux命令五分钟系列之十一 cfyme linux命令
    vi方面的内容不知道分类到哪里好，就放到《Linux命令五分钟系列》里吧！ 今天编程，关于栈的一个小例子，其间我需要把”S.”替换为”S->”(替换不包括双引号)。 其实这个不难，不过我觉得应该总结一下vi里的替换技术了，以备以后查阅。   1 所有替换方案都要在冒号“:”状态下书写。 2 如果想将abc替换为xyz，那么就这样 :s/abc/xyz/ 不过要特别
  • [轨道与计算]新的并行计算架构 comsci 并行计算
         我在进行流程引擎循环反馈试验的过程中，发现一个有趣的事情。。。如果我们在流程图的每个节点中嵌入一个双向循环代码段，而整个流程中又充满着很多并行路由，每个并行路由中又包含着一些并行节点，那么当整个流程图开始循环反馈过程的时候，这个流程图的运行过程是否变成一个并行计算的架构呢？      
  • 重复执行某段代码 dai_lm android
    用handler就可以了 private Handler handler = new Handler(); private Runnable runnable = new Runnable() { public void run() { update(); handler.postDelayed(this, 5000); } }; 开始计时 h
  • Java实现堆栈（list实现） datageek 数据结构——堆栈
    public interface IStack<T> { //元素出栈，并返回出栈元素 public T pop(); //元素入栈 public void push(T element); //获取栈顶元素 public T peek(); //判断栈是否为空 public boolean isEmpty
  • 四大备份MySql数据库方法及可能遇到的问题 dcj3sjt126com DBbackup
    一：通过备份王等软件进行备份前台进不去？ 用备份王等软件进行备份是大多老站长的选择，这种方法方便快捷，只要上传备份软件到空间一步步操作就可以，但是许多刚接触备份王软件的客用户来说还原后会出现一个问题：因为新老空间数据库用户名和密码不统一，网站文件打包过来后因没有修改连接文件，还原数据库是好了，可是前台会提示数据库连接错误，网站从而出现打不开的情况。 解决方法：学会修改网站配置文件，大多是由co
  • github做webhooks：[1]钩子触发是否成功测试 dcj3sjt126com githubgitwebhook
    转自: http://jingyan.baidu.com/article/5d6edee228c88899ebdeec47.html github和svn一样有钩子的功能，而且更加强大。例如我做的是最常见的push操作触发的钩子操作，则每次更新之后的钩子操作记录都会在github的控制板可以看到！ 工具/原料 github 方法/步骤
  • ">的作用" target="_blank">JSP中的作用 蕃薯耀
    JSP中<base href="<%=basePath%>">的作用 >>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>
  • linux下SAMBA服务安装与配置 hanqunfeng linux
    局域网使用的文件共享服务。 一.安装包： rpm -qa | grep samba samba-3.6.9-151.el6.x86_64 samba-common-3.6.9-151.el6.x86_64 samba-winbind-3.6.9-151.el6.x86_64 samba-client-3.6.9-151.el6.x86_64 samba-winbind-clients
  • guava cache IXHONG cache
    缓存，在我们日常开发中是必不可少的一种解决性能问题的方法。简单的说，cache 就是为了提升系统性能而开辟的一块内存空间。 　　缓存的主要作用是暂时在内存中保存业务系统的数据处理结果，并且等待下次访问使用。在日常开发的很多场合，由于受限于硬盘IO的性能或者我们自身业务系统的数据处理和获取可能非常费时，当我们发现我们的系统这个数据请求量很大的时候，频繁的IO和频繁的逻辑处理会导致硬盘和CPU资源的
  • Query的开始--全局变量,noconflict和兼容各种js的初始化方法 kvhur JavaScriptjquerycss
    这个是整个jQuery代码的开始，里面包含了对不同环境的js进行的处理，例如普通环境，Nodejs，和requiredJs的处理方法。 还有jQuery生成$, jQuery全局变量的代码和noConflict代码详解  完整资源： http://www.gbtags.com/gb/share/5640.htm jQuery 源码：   (
  • 美国人的福利和中国人的储蓄 nannan408
       今天看了篇文章，震动很大，说的是美国的福利。    美国医院的无偿入院真的是个好措施。小小的改善，对于社会是大大的信心。小孩，税费等，政府不收反补，真的体现了人文主义。    美国这么高的社会保障会不会使人变懒？答案是否定的。正因为政府解决了后顾之忧，人们才得以倾尽精力去做一些有创造力，更造福社会的事情，这竟成了美国社会思想、人
  • N阶行列式计算(JAVA) qiuwanchi N阶行列式计算
    package gaodai; import java.util.List; /** * N阶行列式计算 * @author 邱万迟 * */ public class DeterminantCalculation { public DeterminantCalculation(List<List<Double>> determina
  • C语言算法之打渔晒网问题 qiufeihu c算法
    如果一个渔夫从2011年1月1日开始每三天打一次渔，两天晒一次网，编程实现当输入2011年1月1日以后任意一天，输出该渔夫是在打渔还是在晒网。 代码如下：   #include <stdio.h> int leap(int a) /*自定义函数leap()用来指定输入的年份是否为闰年*/ { if((a%4 == 0 && a%100 != 0
  • XML中DOCTYPE字段的解析 wyzuomumu xml
    DTD声明始终以!DOCTYPE开头,空一格后跟着文档根元素的名称,如果是内部DTD,则再空一格出现[],在中括号中是文档类型定义的内容. 而对于外部DTD,则又分为私有DTD与公共DTD,私有DTD使用SYSTEM表示,接着是外部DTD的URL. 而公共DTD则使用PUBLIC,接着是DTD公共名称,接着是DTD的URL.   私有DTD <!DOCTYPErootSYST
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他