姜海天-夜路独行者
姜海天-夜路独行者

【完整流程】用VSCode替换Vivado默认编辑器

本文楼主找了很多资料，选出了最有用的资料，按照教程走，就可以顺利搞定，先给出画面
【完整流程】用VSCode替换Vivado默认编辑器_第1张图片
很酷很方便，同时还有

  • 自动补全
  • 检测错误
  • 列选
  • 自动生成仿真测试文件
    等重要功能

Vivado原来的编辑器是这样的……
【完整流程】用VSCode替换Vivado默认编辑器_第2张图片
关键是，不能自动补全，全都要手写就很难受……博主实在受不了，就只好改革一下了。

1 安装软件

1.1 Vivado

安装教程

1.2 VSCode

安装教程

1.3 Python3

安装教程

安装好Python3后，还要安装chardet库：安装方法

2 配置软件

软件装好了，现在可以配置了

教程链接

成果展示

补充一个VSCode汉化插件：Chinese
【完整流程】用VSCode替换Vivado默认编辑器_第3张图片
另外，请打开自动保存
【完整流程】用VSCode替换Vivado默认编辑器_第4张图片

3 界面优化

VSCode主题配置推荐

VSCode打开多个文件夹
对于打开的目录，在Vivado项目的位置是（假设项目名字是project_1）：

  1. project_1\project_1.srcs\sim_1\new
  2. project_1\project_1.srcs\sources_1\new

至于project_1前面的路径，那就看你自己设置了

窗口多开也容易
【完整流程】用VSCode替换Vivado默认编辑器_第5张图片
毕竟Verilog编辑的时候，总有端口非常多，记不住吧，总得看吧，这样对照效率极高。

4 小技巧

列选：在VScode中，快捷键Alt + Shift + 鼠标拖动就可以选中一列
【完整流程】用VSCode替换Vivado默认编辑器_第6张图片
看见这个长长的光标了吗，一整列完全一样的，只需要写一遍哦~（还记得小时候抄罚写，多只铅笔粘在一起写……）

5 缺点

确实有缺陷，就是仿真的时候，源文件中的变量值不能显示，这个只有在自带的窗口才可以，这个确实没办法解决，不过不影响，直接在示波器观察就好了。

附带资料：我的一篇文章，在仿真器观察内部信号值【教程链接】

你可能感兴趣的:(Verilog,HDL)

  • [Verilog]带使能端的级联BCD码计数器 - 以时钟计数器为例 Jason_Tye fpga开发
    问题描述//模块声明moduletop_module(inputclk,inputreset,inputena,outputpm,output[7:0]hh,output[7:0]mm,output[7:0]ss);前置知识:BCD码:将十进制数的每一位(0~9)按序,用4位2进制数表示Decimal=[3:0]Binary(78)10=(0111,1000)BCDDecimal=[3:0]\Bi
  • [Verilog]模块实例化驱动的理解 Jason_Tye fpga开发
    笔者在复习刷题HDLBits时,对模块实例化时,接口的驱动有了更深理解.问题描述实现100位的带涟漪进位(ripple-carry)的全加器处理过程这是一个纯组合逻辑电路,除了可能在CombinationalBlocksalways@(*)中进行的赋值外,无需reg,所以默认的wire类型不予显式.首先实现单位全加器full_addermodulefadd(inputa;inputb;inputc
  • - `always @(posedge opt_txclk)` 触发后，调用内部有 `@(posedge opt_txclk)`的task 零度随想 fpga开发
    问题背景always@(posedgeopt_txclk)触发后，调用task。task内部还有@(posedgeopt_txclk)，但在下一个时钟沿到来之前，always块会不会重新触发，从而导致错误。Verilog的事件调度机制always@(posedgeopt_txclk)每当opt_txclk出现上升沿时，always块会被触发，进入执行状态。任务中的@(posedgeopt_txcl
  • 均薪23W还缺人，FPGA工程师到底有多重要? 博览鸿蒙 FPGAfpga开发
    近两年，随着FPGA行业的快速发展，FPGA工程师的需求量持续增长。FPGA技术在通信、人工智能、自动驾驶、数据中心等领域的广泛应用，使得这一岗位变得尤为重要。尤其是在高性能计算、边缘计算等场景下，FPGA凭借其高并行计算能力和灵活性，成为不可或缺的技术方案。FPGA工程师的核心职责FPGA工程师主要负责FPGA的开发、调试和优化，具体包括：逻辑设计与实现：使用Verilog/VHDL等硬件描述语
  • Verilog 实现 FPGA 复杂算法的案例 百态老人 fpga开发
    在数字电路设计领域，FPGA（现场可编程门阵列）因其灵活性和高性能而备受青睐。有许多利用Verilog实现FPGA复杂算法的案例。例如，有一个项目是在FPGA中用Verilog实现开方运算。该项目充分利用Verilog的强大功能，通过深入理解FPGA的内部结构优化代码资源利用率，采用经典数学算法确保计算结果的准确性和高效性。具有高效性、可移植性和易用性等优势，适用于对实时性要求较高的应用场景，为开
  • XY2-100协议解析 李逍遥lzx fpga开发
    前言XY2-100及XY2-100-E协议被广泛地应用于激光振镜的控制中，本文将从激光振镜控制原理，接口引脚定义，协议时序，以及verilog代码实现实现这几个角度展开本文。本文参考RAYLASE的官方文档一、激光振镜的工作原理激光振镜所使用的电机为检流式电机，检流式电机工作原理类似于电流计，电机的旋转角度会随着输入电压变化.当转动的电磁力矩与回复力矩平衡时，电机偏转到位，此时的偏转角与输入电压成
  • XY2-100的Verilog实现 csdn_gddf102384398 fpga开发
    xy2_100.vmodulexy2_100(inputclk,inputtx_init,//当产生上升沿时，开始发数据inputwire[15:0]x_pos,inputwire[15:0]y_pos,inputwire[15:0]z_pos,outputclk_2MHz_o,//输出2MHz时钟outputsync_o,outputx_ch_o,outputy_ch_o,outputz_ch_
  • 【了不起的芯片底层】-verilog设计实例 huxixi_2 数字ICfpga开发
    序列检测器作用：从一串码流中检测出指定序列10010，监测到一个序列后就输出一个高电平。设计状态转换机制：初始是IDLE态，然后输入1后进入A状态，输出0；输入0依然保持IDLE，输出0；在A状态，输入0进入B状态，输出0；输入1进入F中间态，输出0；在B状态，输入0进入C状态，输出0；输入1进入G中间态，输出0；.....以此类推所有状态。一共8个状态，需要3位记录状态的寄存器，实现代码如下：/
  • Verilog 语法篇 硬件描述语言 7yewh 【FPGA知识点笔记汇总】fpga开发硬件工程驱动开发arm开发物联网iot
    Verilog是一种硬件描述语言，用于设计、模拟和综合数字电路和系统。它主要用于描述ASIC（专用集成电路）或FPGA（现场可编程门阵列）等硬件设备的结构和行为。定义与用途：Verilog是一种硬件描述语言（HDL），主要用于数字电路的建模、仿真、综合与验证。设计人员利用它来描述电路的结构、行为以及时序关系，从而生成实际的硬件电路（如FPGA或ASIC）。发展背景：1984年，PhilMoorby
  • 【Verilog中的function和task可综合用法】 中古传奇 HDL
    Verilog中的function和task用法1概念1.1VS1.2function1.3task1.4示例【博客首发于微信公众号《漫谈芯片与编程》，欢迎专注一下，多谢大家】在Verilog中，function和task都是用于封装可重用代码的结构；通过把代码分成小的模块或者使用任务（task）和函数（function），可把一项任务分成许多较小的、易于管理的部分，从而提高代码的可读性、可维护性
  • Verilog基础（三）：过程 TrustZone_ IC验证之旅fpga开发verilog
    过程(Procedures)-Always块–组合逻辑(Alwaysblocks–Combinational)由于数字电路是由电线相连的逻辑门组成的，所以任何电路都可以表示为模块和赋值语句的某种组合.然而，有时这不是描述电路最方便的方法.两种alwaysblock是十分有用的：组合逻辑：always@(*)时序逻辑：always@(posedgeclk)always@(*)就相当于赋值语句–ass
  • 验证工具：VCS简要教程 TrustZone_ IC验证之旅IC
    1.引言在本课程中，我们将使用Synopsys的VCS工具套件。我们主要使用的工具将是VCS（Verilog编译器仿真器）和VirSim，后者是VCS的图形用户界面，用于调试和查看波形。这些工具目前安装在Sun应用服务器（sunapp1、sunapp2和sunapp3）上。因此，您需要通过SSH连接到sunapp1、sunapp2或sunapp3来使用VCS工具套件。调试项目设计的方法包括三个步骤
  • 验证工具：VCS与Verdi介绍 TrustZone_ IC验证之旅fpga开发
    VCS和Verdi都是Synopsys公司旗下的工具，在集成电路设计和验证领域发挥着重要作用。VCSVCS，全称VerilogCompileSimulator，是Synopsys公司的一款Verilog仿真工具。它具有以下主要功能：编译和仿真：VCS能够对Verilog设计代码和testbench进行编译，生成simv二进制可执行文件，该文件后续用于仿真。它支持Verilog-1995、Veril
  • Verilog基础（五）：时序逻辑 TrustZone_ IC验证之旅fpga开发verilog
    时序逻辑(SequentialLogin)锁存器与触发器-D-触发器(Dflip-flops)D-触发器可以存储一个bit数据并根据时钟信号周期的更新数据，一般是由正边沿触发.D-触发器由逻辑合成器(Logicsynthesizer)在使用"Alwaysblock"时创建(参见AlwaysBlock2).D-触发器是"组合逻辑块之后连接触发器"的最简单形式，其中组合逻辑部分只是一个wire类型变量
  • 编程AI深度实战：自己的AI，必会LangChain relis 编程AI：企业级开发深度实战pythonlangchainrag知识库芯片设计ai大模型
    系列文章：编程AI深度实战：私有模型deepseekr1，必会ollama-CSDN博客编程AI深度实战：自己的AI，必会LangChain-CSDN博客编程AI深度实战：给vim装上AI-CSDN博客编程AI深度实战：火的编程AI，都在用语法树（AST）-CSDN博客编程AI深度实战：让verilog不再是AI的小众语言-CSDN博客您听说过LangChain这个术语，但不确定它到底是什么？那么
  • （16）System Verilog联合体union详解 宁静致远dream SystemVerilog教程stm32深度学习机器学习
    （16）SystemVerilog联合体union详解1.1目录1）目录2）FPGA简介3）SystemVerilog简介4）SystemVerilog联合体union详解5）结语1.2FPGA简介FPGA（FieldProgrammableGateArray）是在PAL、GAL等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的
  • FPGA约束：如何生成时钟多路复用器及时钟约束？ 编码实践 fpga开发matlab
    FPGA约束：如何生成时钟多路复用器及时钟约束？在现代数字电路设计中，高速信号的传输对时钟信号的要求非常严格。设计者通常需要生成各种时钟信号，并为其指定合适的时钟约束。为了优化资源使用，FPGA中经常使用时钟多路复用器来同时提供多个时钟。本文将介绍如何使用VerilogHDL编写时钟多路复用器，并为其生成合适的时钟约束。时钟多路复用器的实现代码如下所示：moduleclk_mux#(paramet
  • SystemVerilog模块定义例化及接口 pilxpi 功能测试
    今天我们主要跟随《漫游》模块定义例化（7.2节）及接口（7.3节）模块定义及例化这里，我们主要强调一个地方，就是参数化及宏的使用。在实际项目中，参数化是和宏是非常常用的。在设计中，我们要求所有变量都要通过宏来表示，没有宏名称表示的数字，我们会戏称其为“魔鬼数字”，因为其含义需要追溯才能理解，不便于调试及模块代码传承。但是验证环境中，由于需要兼顾效率，所以要求没有这么严格。接口这里，我们一定是采用连
  • 编程AI深度实战：使用 tree sitter 构建更好的代码库地图 relis 编程AI：企业级开发深度实战AI大模型编程代码库treesitter上下文嵌入
    系列文章：编程AI深度实战：私有模型deepseekr1，必会ollama-CSDN博客编程AI深度实战：自己的AI，必会LangChain-CSDN博客编程AI深度实战：给vim装上AI-CSDN博客编程AI深度实战：火的编程AI，都在用语法树（AST）-CSDN博客编程AI深度实战：让verilog不再是AI的小众语言-CSDN博客GPT-4对于“自包含”编码任务非常有用，例如生成或修改没有依
  • 编程AI深度实战：让verilog不再是 AI 的小众语言 relis 编程AI：企业级开发深度实战vimverilogrulelint芯片设计ai大模型
    系列文章：编程AI深度实战：私有模型deepseekr1，必会ollama-CSDN博客编程AI深度实战：自己的AI，必会LangChain-CSDN博客编程AI深度实战：给vim装上AI-CSDN博客编程AI深度实战：火的编程AI，都在用语法树（AST）-CSDN博客
  • 编程AI深度实战：给vim装上AI relis 编程AI：企业级开发深度实战vimaichat大模型芯片设计ide编程
    系列文章：编程AI深度实战：私有模型deepseekr1，必会ollama-CSDN博客编程AI深度实战：自己的AI，必会LangChain-CSDN博客编程AI深度实战：给vim装上AI-CSDN博客编程AI深度实战：火的编程AI，都在用语法树（AST）-CSDN博客编程AI深度实战：让verilog不再是AI的小众语言-CSDN博客文末有vim-ollama安装指南。VIMAI插件列表以下是G
  • SystemVerilog变量的符号 pilxpi 功能测试
    过年这几天，偷懒了，没有认真创作，但是素材收集了一些，今天专门聊聊变量的符号，我们只从书中的一个点来切入。引用《漫游》原文：从仿真器得到的结果是：如果按照有符号和无符号的类型划分，那么可以将常见的变量类型划分为：·有符号类型：byte、shortint、int、longint、integer。·无符号类型：bit、logic、reg、net-type（如wire、tri）。上文的“signed_v
  • nios ii FIFO读取FPGA数据交互实验1 尼德兰的喵 FPGA相关EDA工具使用笔记NiOSiialteraquartus硬件fpga
    实验所用板子为altera经典的DE2板子，FPGA为CycloneII:EP2C35F672C6，quartus版本为13.01.建立工程，导入管脚图DE2_pin_assignments.csv文件，写入硬件代码并编译。最终的硬件verilog代码如下（部分代码需要在生成Qsys文件之后才能编译通过）：modulework(CLOCK_50,KEY,SW,LEDR);inputCLOCK_50
  • 第14篇：2线-4线译码器 Terasic友晶科技 数字逻辑（DE2-115）fpga开发
    Q：有编码器那对应的就会有译码器，本期我们来设计实现2线-4线二进制译码器。A：基本原理：译码器是编码器的逆过程，其功能是将具有特定含义的二进制码转换为对应的输出信号。2线-4线二进制译码器有2个输入共4种不同的组合状态，因此可以解码出4组输出信号。这里我们还设置使能信号，只有使能信号为“1”时译码器才会工作，否则输出全为1。用Verilog过程结构always表示部分代码：使用DE2-115开发
  • 【教程4＞第5章＞第22节】基于FPGA的Gardner环实现——时偏误差检测模块 fpga和matlab #fpga开发Gardner环时偏误差检测教程4
    欢迎订阅FPGA/MATLAB/Simulink系列教程《★教程1:matlab入门100例》《★教程2:fpga入门100例》《★教程3:simulink入门60例》《★教程4:FPGA/MATLAB/Simulink联合开发入门与进阶X例》目录1.软件版本2.时偏误差检测模块的FPGA实现2.1原理回顾2.2verilog程序3.时偏误差检测模块的仿真测试
  • verilog中+：和-：用法 snow每天都要好好学习 Verilogfpga开发
    verilog中的+：和-:用法在Verilog中，+:和-:是用于部分选择的操作符，它们通常用来选择一个向量中的一部分，或者进行位的切片操作。+:用于从指定起始位向右选取一定数量的位。-:用于从指定起始位向左选取一定数量的位。+:操作符+:表示从某个位开始，向右延伸一定数量的位。这是对向量的一种正向选择。语法如下：vector[start_bit+:size]start_bit是选择的起始位。s
  • Verilog系统函数实现单精度float、双精度doble浮点类型和整型之间互相转换 whik1194 XilinxFPGAZYNQverilogsystemverilog
    标准verilog支持双精度double类型和十六进制64位数据相互转换，使用$realtobits和$bitstoreal系统函数使用示例：//test_tb.v`timescale1ns/1psmoduletest_tb;realdata_real;reg[63:0]data_hex;initialbegindata_real=0;data_hex=0;data_real=1234.56789
  • I2C协议与FPGA开发教程_VHDL/Verilog实现 侯昂
    本文还有配套的精品资源，点击获取简介：本压缩包文件包含了I2C协议的学习资料，特别是针对FPGA开发的实验教程。内容涵盖了I2C基础知识、通信模式、总线仲裁机制，以及用VHDL和Verilog语言实现I2C控制器的方法。教程还包括在FPGA平台配置I2C接口的详细步骤和实验指导，帮助读者深入理解I2C协议，并在FPGA上实现其控制。1.I2C协议基础介绍I2C（Inter-IntegratedCi
  • verilog Matlab GPS C/A码发生器. today_typ verilog学习日志开发语言matlab经验分享fpga开发
    本文所涉文献资料均为开源免费,参考文献、声明链接等均写在文末。1.C/A码简要介绍GPS卫星信号包括载波信号、测距码和数据码．其中的测码粗码即C／A码(CoarseAcquisitionCode)除了作为粗测码外，还由于其具有码长短，易于捕获的特点而作为GPS卫星信号的捕获码，因此C／A码是GPS信号捕获以及接收机实现的基础。[1]GPS系统中使用了两种伪随机码，一种是时钟速率为10．23MHz用
  • Quartus Prime 仿真相关报错解决方法 门外的兔子 问题解决fpga开发嵌入式硬件
    出现如图相关报错是因为文件路径的问题解决方法如下：第一步打开仿真设置第二步检查如图所示路径是否正确即对应.VMF文件保存的路径复制粘贴可见上方文本如下quartus_eda--gen_testbench--tool=modelsim_oem--format=verilog--write_settings_files=offProject-cProject--vector_source="D:/Kt
  • JVM StackMapTable 属性的作用及理解 lijingyao8206 jvm字节码Class文件StackMapTable
            在Java 6版本之后JVM引入了栈图(Stack Map Table)概念。为了提高验证过程的效率，在字节码规范中添加了Stack Map Table属性，以下简称栈图，其方法的code属性中存储了局部变量和操作数的类型验证以及字节码的偏移量。也就是一个method需要且仅对应一个Stack Map Table。在Java 7版
  • 回调函数调用方法 百合不是茶 java
    最近在看大神写的代码时,.发现其中使用了很多的回调 ,以前只是在学习的时候经常用到 ,现在写个笔记 记录一下   代码很简单:           MainDemo  :调用方法  得到方法的返回结果        
  • [时间机器]制造时间机器需要一些材料 comsci 制造
          根据我的计算和推测,要完全实现制造一台时间机器,需要某些我们这个世界不存在的物质     和材料...       甚至可以这样说,这种材料和物质,我们在反应堆中也无法获得......      
  • 开口埋怨不如闭口做事 邓集海 邓集海 做人 做事 工作
    “开口埋怨，不如闭口做事。”不是名人名言，而是一个普通父亲对儿子的训导。但是，因为这句训导，这位普通父亲却造就了一个名人儿子。这位普通父亲造就的名人儿子，叫张明正。 　　 　　张明正出身贫寒，读书时成绩差，常挨老师批评。高中毕业，张明正连普通大学的分数线都没上。高考成绩出来后，平时开口怨这怨那的张明正，不从自身找原因，而是不停地埋怨自己家庭条件不好、埋怨父母没有给他创造良好的学习环境。 　　 　　
  • jQuery插件开发全解析，类级别与对象级别开发 IT独行者 jquery开发插件　函数
    jQuery插件的开发包括两种： 一种是类级别的插件开发，即给 jQuery添加新的全局函数，相当于给 jQuery类本身添加方法。 jQuery的全局函数就是属于 jQuery命名空间的函数，另一种是对象级别的插件开发，即给 jQuery对象添加方法。下面就两种函数的开发做详细的说明。   1 、类级别的插件开发 类级别的插件开发最直接的理解就是给jQuer
  • Rome解析Rss 413277409 Rome解析Rss
    import java.net.URL;  import java.util.List;    import org.junit.Test;    import com.sun.syndication.feed.synd.SyndCategory;  import com.sun.syndication.feed.synd.S
  • RSA加密解密 无量 加密解密rsa
    RSA加密解密代码 代码有待整理 package com.tongbanjie.commons.util; import java.security.Key; import java.security.KeyFactory; import java.security.KeyPair; import java.security.KeyPairGenerat
  • linux 软件安装遇到的问题 aichenglong linux遇到的问题ftp
    1 ftp配置中遇到的问题    500 OOPS: cannot change directory   出现该问题的原因:是SELinux安装机制的问题.只要disable SELinux就可以了   修改方法:1 修改/etc/selinux/config 中SELINUX=disabled    2 source /etc
  • 面试心得 alafqq 面试
    最近面试了好几家公司。记录下； 支付宝，面试我的人胖胖的，看着人挺好的；博彦外包的职位，面试失败； 阿里金融，面试官人也挺和善，只不过我让他吐血了。。。 由于印象比较深，记录下； 1，自我介绍 2，说下八种基本类型；（算上string。楼主才答了3种，哈哈，string其实不是基本类型，是引用类型） 3，什么是包装类，包装类的优点； 4，平时看过什么书？NND，什么书都没看过。。照样
  • java的多态性探讨 百合不是茶 java
    java的多态性是指main方法在调用属性的时候类可以对这一属性做出反应的情况 //package 1; class A{ public void test(){ System.out.println("A"); } } class D extends A{ public void test(){ S
  • 网络编程基础篇之JavaScript-学习笔记 bijian1013 JavaScript
    1.documentWrite <html> <head> <script language="JavaScript"> document.write("这是电脑网络学校"); document.close(); </script> </h
  • 探索JUnit4扩展：深入Rule bijian1013 JUnitRule单元测试
            本文将进一步探究Rule的应用，展示如何使用Rule来替代@BeforeClass，@AfterClass，@Before和@After的功能。         在上一篇中提到，可以使用Rule替代现有的大部分Runner扩展，而且也不提倡对Runner中的withBefores()，withAfte
  • [CSS]CSS浮动十五条规则 bit1129 css
    这些浮动规则，主要是参考CSS权威指南关于浮动规则的总结，然后添加一些简单的例子以验证和理解这些规则。   1. 所有的页面元素都可以浮动 2. 一个元素浮动后，会成为块级元素，比如<span>,a, strong等都会变成块级元素 3.一个元素左浮动，会向最近的块级父元素的左上角移动，直到浮动元素的左外边界碰到块级父元素的左内边界；如果这个块级父元素已经有浮动元素停靠了
  • 【Kafka六】Kafka Producer和Consumer多Broker、多Partition场景 bit1129 partition
    0.Kafka服务器配置 3个broker 1个topic，6个partition，副本因子是2 2个consumer，每个consumer三个线程并发读取   1. Producer package kafka.examples.multibrokers.producers; import java.util.Properties; import java.util.
  • zabbix_agentd.conf配置文件详解 ronin47 zabbix 配置文件
    Aliaskey的别名，例如 Alias=ttlsa.userid:vfs.file.regexp[/etc/passwd,^ttlsa:.:([0-9]+),,,,\1]， 或者ttlsa的用户ID。你可以使用key：vfs.file.regexp[/etc/passwd,^ttlsa:.: ([0-9]+),,,,\1]，也可以使用ttlsa.userid。备注: 别名不能重复，但是可以有多个
  • java--19.用矩阵求Fibonacci数列的第N项 bylijinnan fibonacci
    参考了网上的思路，写了个Java版的： public class Fibonacci { final static int[] A={1,1,1,0}; public static void main(String[] args) { int n=7; for(int i=0;i<=n;i++){ int f=fibonac
  • Netty源码学习-LengthFieldBasedFrameDecoder bylijinnan javanetty
    先看看LengthFieldBasedFrameDecoder的官方API http://docs.jboss.org/netty/3.1/api/org/jboss/netty/handler/codec/frame/LengthFieldBasedFrameDecoder.html API举例说明了LengthFieldBasedFrameDecoder的解析机制，如下： 实
  • AES加密解密 chicony 加密解密
    AES加解密算法，使用Base64做转码以及辅助加密： package com.wintv.common; import javax.crypto.Cipher; import javax.crypto.spec.IvParameterSpec; import javax.crypto.spec.SecretKeySpec; import sun.misc.BASE64Decod
  • 文件编码格式转换 ctrain 编码格式
    package com.test; import java.io.File; import java.io.FileInputStream; import java.io.FileOutputStream; import java.io.IOException; import java.io.InputStream; import java.io.OutputStream;
  • mysql 在linux客户端插入数据中文乱码 daizj mysql中文乱码
    1、查看系统客户端，数据库，连接层的编码  查看方法： http://daizj.iteye.com/blog/2174993 进入mysql，通过如下命令查看数据库编码方式： mysql>  show variables like 'character_set_%'; +--------------------------+------
  • 好代码是廉价的代码 dcj3sjt126com 程序员读书
      长久以来我一直主张：好代码是廉价的代码。 当我跟做开发的同事说出这话时，他们的第一反应是一种惊愕，然后是将近一个星期的嘲笑，把它当作一个笑话来讲。 当他们走近看我的表情、知道我是认真的时，才收敛一点。 当最初的惊愕消退后，他们会用一些这样的话来反驳： “好代码不廉价，好代码是采用经过数十年计算机科学研究和积累得出的最佳实践设计模式和方法论建立起来的精心制作的程序代码。” 我只
  • Android网络请求库——android-async-http dcj3sjt126com android
    在iOS开发中有大名鼎鼎的ASIHttpRequest库，用来处理网络请求操作，今天要介绍的是一个在Android上同样强大的网络请求库android-async-http，目前非常火的应用Instagram和Pinterest的Android版就是用的这个网络请求库。这个网络请求库是基于Apache HttpClient库之上的一个异步网络请求处理库，网络处理均基于Android的非UI线程，通
  • ORACLE 复习笔记之SQL语句的优化 eksliang SQL优化Oracle sql语句优化SQL语句的优化
    转载请出自出处：http://eksliang.iteye.com/blog/2097999   SQL语句的优化总结如下   sql语句的优化可以按照如下六个步骤进行： 合理使用索引 避免或者简化排序 消除对大表的扫描 避免复杂的通配符匹配 调整子查询的性能 EXISTS和IN运算符 下面我就按照上面这六个步骤分别进行总结：
  • 浅析：Android 嵌套滑动机制（NestedScrolling） gg163 android移动开发滑动机制嵌套
    谷歌在发布安卓 Lollipop版本之后，为了更好的用户体验，Google为Android的滑动机制提供了NestedScrolling特性 NestedScrolling的特性可以体现在哪里呢？<!--[if !supportLineBreakNewLine]--><!--[endif]--> 比如你使用了Toolbar，下面一个ScrollView，向上滚
  • 使用hovertree菜单作为后台导航 hvt JavaScriptjquery.nethovertreeasp.net
      hovertree是一个jquery菜单插件，官方网址：http://keleyi.com/jq/hovertree/ ，可以登录该网址体验效果。 0.1.3版本：http://keleyi.com/jq/hovertree/demo/demo.0.1.3.htm hovertree插件包含文件： http://keleyi.com/jq/hovertree/css
  • SVG 教程 （二）矩形 天梯梦 svg
    SVG <rect> SVG Shapes SVG有一些预定义的形状元素，可被开发者使用和操作： 矩形 <rect> 圆形 <circle> 椭圆 <ellipse> 线 <line> 折线 <polyline> 多边形 <polygon> 路径 <path>
  • 一个简单的队列 luyulong java数据结构队列
    public class MyQueue { private long[] arr; private int front; private int end; // 有效数据的大小 private int elements; public MyQueue() { arr = new long[10]; elements = 0; front
  • 基础数据结构和算法九：Binary Search Tree sunwinner Algorithm
      A binary search tree (BST) is a binary tree where each node has a Comparable key (and an associated value) and satisfies the restriction that the key in any node is larger than the keys in all
  • 项目出现的一些问题和体会 Steven-Walker DAOWebservlet
         第一篇博客不知道要写点什么，就先来点近阶段的感悟吧。     这几天学了servlet和数据库等知识，就参照老方的视频写了一个简单的增删改查的，完成了最简单的一些功能，使用了三层架构。 dao层完成的是对数据库具体的功能实现，service层调用了dao层的实现方法，具体对servlet提供支持。  &
  • 高手问答：Java老A带你全面提升Java单兵作战能力！ ITeye管理员 java
    本期特邀《Java特种兵》作者：谢宇，CSDN论坛ID: xieyuooo 针对JAVA问题给予大家解答，欢迎网友积极提问，与专家一起讨论! 作者简介： 淘宝网资深Java工程师，CSDN超人气博主，人称“胖哥”。 CSDN博客地址： http://blog.csdn.net/xieyuooo 作者在进入大学前是一个不折不扣的计算机白痴，曾经被人笑话过不懂鼠标是什么，
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他