- FPGA电子系统设计项目实战 VHDL语言 第2版 王振红
幸刚磊Thomas
FPGA电子系统设计项目实战VHDL语言第2版王振红【下载地址】FPGA电子系统设计项目实战VHDL语言第2版王振红这是一本专注于FPGA电子系统设计的实战指南,适合初学者和进阶开发者。全书共11章,从FPGA设计基础到VHDL语言应用,再到综合电子系统设计实例,内容全面且实用。通过深入浅出的讲解,读者不仅能掌握FPGA设计方法,还能具备实际应用能力。书中详细介绍了QuartusⅡ工具的使用、VH
- 山东大学FPGA课程实验一 加法器设计
小田不甜~
fpga开发
【实验题目】设计一个16位二进制全加器模块。用层次化设计方法,设计一个16位二进制全加器模块。设计一个16位二进制超前进位全加器模块。设计一个16-bit8421-BCD码全加器模块。【实验软件工具】QuartusII;ModelSimSE.【实验要求】实验内容与原理说明(包括框图、逻辑表达式和真值表);实验模块程序代码(设计模块DesignBlock)和激励代码(激励模块TestBench);仿
- Error: Waveform5.vwf.vt(30): near “1“: syntax error, unexpected INTEGER NUMBER, expecting ‘)‘ Erro
嘉陵妹妹
quartusquartus
Error:Waveform5.vwf.vt(30):near“1”:syntaxerror,unexpectedINTEGERNUMBER,expecting‘)’Error:e:/quartus/modelsim_ase/win32aloem/vlogfailed.ExecutingONERRORcommandatmacro./deng01.doline4解决方案:1:将输出端口output改
- 在 DE2-115 开发板上使用 Chisel 编写流水灯程序
奈一410
fpga开发
在DE2-115开发板上使用Chisel编写流水灯程序步骤1:打开QuartusII软件步骤2:编写Verilog代码步骤3:配置项目步骤4:分配引脚步骤5:编译项目步骤6:下载比特流到FPGA步骤7:测试流水灯注意事项在DE2-115开发板上使用Verilog编写流水灯程序,可以遵循以下步骤:步骤1:打开QuartusII软件启动QuartusII软件并创建一个新项目,选择适合DE2-115开发
- 实验报告:在DE2-115开发板上使用SystemVerilog编写流水灯程序
追寻自己521
fpga开发单片机嵌入式硬件
在DE2-115开发板上使用SystemVerilog编写流水灯程序1.实验目标本实验旨在通过使用SystemVerilog重新设计和实现流水灯程序,并在DE2-115开发板上进行验证。同时,使用testbench进行仿真以确保设计的正确性。2.实验器材DE2-115开发板QuartusPrime开发软件ModelSim仿真软件3.SystemVerilog代码3.1流水灯设计systemveri
- FPGA基础 -- Verilog 禁止语句
关于Verilog中“禁止语句”的详细培训讲解**,结合可综合设计与仿真行为的角度,深入讲解Verilog中的“禁止类语句”(即综合时应避免或仅用于仿真的语句):一、Verilog中的“禁止语句”概念所谓“禁止语句”(或说非综合语句),是指不能被综合工具(如Vivado、Quartus、Synplify)综合到门级电路中,仅用于仿真或调试目的的语法结构。使用这些语句不会被转换为实际的逻辑门或触发器
- FPGA驱动的彩灯控制系统设计
KX-EZ
本文还有配套的精品资源,点击获取简介:彩灯控制电路利用FPGA与QUARTUS软件实现数字电路设计,以支持12路独立灯光通道的亮度和开关状态控制。通过并行处理优化响应速度和效率,该项目强调了硬件逻辑的定制灵活性。通过硬件描述语言编写代码,包括计数器、比较器、逻辑门和频率发生器的实现,并使用仿真验证设计的正确性。此外,该系统可集成用户界面与安全保护机制,为用户提供定制化的视觉效果。1.FPGA基础与
- 数电课设·简易电子秒表(Quartus Ⅱ)
茫途终有道
数字电子课设VHDL数字电子课设算法
目录电子秒表:要点剖析:代码展示:分段讲解:注意事项结果图片:压缩包资源:通过网盘分享的文件:简易电子秒表.zip链接:https://pan.baidu.com/s/10emlwbhMD6AvTpssezof2A?pwd=p9fw提取码:p9fw垂钓绿湾春,春深杏花乱。潭清疑水浅,荷动知鱼散。日暮待情人,维舟绿杨岸。《钓鱼湾》【唐】储光羲今天是最后一个数电的实验,不知不觉也快完结了。电子秒表:要
- 使用modelsim进行Verilog仿真(包含testbench编写)
学术萌新
fpgaverilogfpga
系列文章目录那啥书接上回FPGAverilog入门文章目录系列文章目录前言一、Modelsim工程新建二、Testbench脚本编写三、仿真总结前言上一次在FPGAverilog入门中说到使用quartusII对开发板进行操作点亮LED,在这个过程中实现了Verilog的编写以及在quartusII中完成了功能性仿真,这回使用modelsim进行仿真。提示:以下是本篇文章正文内容。一、Models
- 2023 ASIC FPGA IP RTL & License (Diamond / Libero SOC)
Jerry_Wei_2020
fpga开发
FPGA系列:IntelAlteraFPGA(Quartus)ADMXILINXFPGA(Vivado&ISE)LatticeFPGA(Diamond)Microchip(LiberoSOC)ASIC系列:SynopsysIPARMIPCadenceIP等等QQ:3339377509
- 基于FPGA的车速检测系统仿真设计与实现
赵谨言
论文经验分享毕业设计
标题:基于FPGA的车速检测系统仿真设计与实现内容:1.摘要本文旨在设计并实现基于FPGA的车速检测系统仿真。随着汽车行业的快速发展,精确的车速检测对于车辆的安全性和性能评估至关重要。本研究采用FPGA作为核心处理单元,结合传感器数据采集与处理技术进行车速检测。通过Verilog硬件描述语言编写系统代码,并利用ModelSim进行功能仿真,在QuartusII中完成综合与布局布线。经过仿真测试,该
- FPGA问题集锦
CodeWithMe
fpgafpga开发
1IDE问题1.1quartus:Doyouwanttooverwritethedatabaseforrevision解决方案:新版本打开旧版本的工程时的提示,选择ok即可。1.2quartus行号显示方案1:view---showlinenumber方案2:underfilenamethereisshortcutkey2代码问题2.1防止寄存器被综合掉解决方案:用(*noprune*)来声明。代
- 模块化设计数字时钟Verilog代码Quartus仿真
FPGA代码库
fpga开发
名称:模块化设计数字时钟Verilog代码Quartus仿真(文末获取)软件:Quartus语言:Verilog代码功能:模块化设计数字时钟设计数字钟,要求如下:1、23:01:3324小时制整个数字钟端口列表:clk,输入,外部时钟信号,假设为50MHzclr,输入,清零信号,低电平有效seg_atog[6:0]输出信号,用于驱动7段数码管,高电平有效an[5:0]输出信号,用于使能每个7段数码
- 【数字系统】LED动态显示模块设计:数据输入/动态显示/按键信号转换 Quartus II 环境/Verilog HDL语言/编程+仿真+开发板/FPGA/CPLD/EDA
StormBorn_
数字系统设计fpgafpga/cpldverilog硬件芯片
一、实验目的1.学习理解LED动态显示的工作原理2.进一步掌握VerilogHDL层次化的设计方法。3.掌握VerilogHDL行为级描述与结构化描述方法。4.显示数值的数据输入模块、数据动态显示模块、信息可调整的动态显示顶层模块的设计与仿真。二、实验过程步骤1、设计模块1:显示数值的数据输入display_decodea.模块功能要求八段数码管有两种不同的形式:一种是八个发光二极管的阳极都连在一
- 奋斗的小孩系列 FPGA学习altera系列: 第十四篇 边沿检测设计
FPGA技术江湖
FPGA零基础学习系列初学者必备fpga零基础学习
奋斗的小孩系列FPGA学习altera系列:第十四篇边沿检测设计作者:奋斗的小孩郝旭帅(转载请注明出处)大侠好,欢迎来到FPGA技术江湖,江湖偌大,相见即是缘分。大侠可以关注FPGA技术江湖,在“闯荡江湖”、"行侠仗义"栏里获取其他感兴趣的资源,或者一起煮酒言欢。今天给大侠带来“FPGA学习系列altera"系列,持续更新。此学习心得是本人之前所写,所用设计软件为QuartusII13.1,现Qu
- Quartus II使用——3 LED流水灯
硬件工程师的成长路
fpga开发
1.学习要求目标:实现8个LED灯(LED0~LED7)间隔100ms依次点亮,然后全部熄灭,再依次点亮。2.仿真分析clk是50Mhz时钟,那么一个周期为(1X10^9)/(50X10^6)=20ns,1秒对应50000000个时钟周期,100ms=5000000个时钟周期。复位时,LED灯全部熄灭:led=8'hff点亮第1个LED灯:led=8'hfe点亮第1,2两个LED灯:led=8'h
- FPGA——实现LED流水灯
Dlrbw
fpga开发
文章目录一、Quartusll_18.1和VSCode软件的关联二、DE2-115的时钟电路三、流水灯的分层次设计四、总结一、Quartusll_18.1和VSCode软件的关联1.先打开QuartusII软件,然后选择菜单栏“Tools”下的“Options…”。2.点击“Options…”,在弹出的对话框中,选择“General”选项卡下的“PreferredTextEditor”,默认使用的
- set_clock_groups
jh你好
硬件工程
一、命令参数与工具处理逻辑核心参数定义参数定义工具行为工具兼容性-asynchronous完全异步时钟组,无任何相位或频率关系(如独立晶振、不同时钟树)工具完全禁用组间路径的时序分析,但需用户自行处理跨时钟域(CDC)问题XilinxVivado、IntelQuartus、Gowin(等效参数-Exclusive)-logically_exclusive逻辑互斥时钟组,同一时刻仅一个有效(如MUX
- FPGA学习笔记(二)Verilog语法初步学习(语法篇1)
贾saisai
FPGA学习fpga开发学习1024程序员节
FPGA系列文章目录一、FPGA学习笔记(一)入门背景、软件及时钟约束二、FPGA学习笔记(二)Verilog语法初步学习(语法篇1)三、FPGA学习笔记(三)流水灯入门FPGA设计流程四、FPGA学习笔记(四)通过数码管学习顶层模块和例化的编写五、FPGA学习笔记(五)Testbench(测试平台)文件编写进行Modelsim仿真六、FPGA学习笔记(六)Modelsim单独仿真和Quartus
- 用verilog实现3-8译码器和全加器
珠泪美人鱼
fpga开发
提示:文章写完后,目录可以自动生成,如何生成可参考右边的帮助文档文章目录前言一、pandas是什么?二、使用步骤1.引入库2.读入数据总结提示:以下是本篇文章正文内容,下面案例可供参考一、用verilog实现3-8译码器首先在一个磁盘上创建一个文档。如下图:在文档中在创建两个文档来储存项目和代码。如图:之后在quartus上建好项目后,填写代码。代码如图:
- EPM570T CPLD程序开发
可芯智能科技研究院
13.C语言精简版教程fpga开发
EPM570T是一款CPLD(可编程逻辑器件)芯片,用于开发硬件逻辑电路。下面是一些关于EPM570TCPLD程序开发的基本步骤:安装开发工具:首先,您需要安装一个CPLD开发工具,比如QuartusII。您可以从Intel官方网站上下载最新版本的QuartusII开发工具。安装完成后,您就可以开始编程了。创建工程:打开QuartusII,创建一个新工程,并命名它。选择EPM570T作为目标设备,
- nios ii FIFO读取FPGA数据交互实验1
尼德兰的喵
FPGA相关EDA工具使用笔记NiOSiialteraquartus硬件fpga
实验所用板子为altera经典的DE2板子,FPGA为CycloneII:EP2C35F672C6,quartus版本为13.01.建立工程,导入管脚图DE2_pin_assignments.csv文件,写入硬件代码并编译。最终的硬件verilog代码如下(部分代码需要在生成Qsys文件之后才能编译通过):modulework(CLOCK_50,KEY,SW,LEDR);inputCLOCK_50
- QUARTUS II 编译报错:top level design entity “...” is undefined 解决方法
邴洁沫Edna
QUARTUSII编译报错:topleveldesignentity“...”isundefined解决方法【下载地址】QUARTUSII编译报错topleveldesignentity...isundefined解决方法分享在使用QUARTUSII进行FPGA开发时,有时会遇到编译报错:“topleveldesignentity‘...’isundefined”。这个错误通常是由于顶层设计实体未
- Quartus Prime 仿真相关报错解决方法
门外的兔子
问题解决fpga开发嵌入式硬件
出现如图相关报错是因为文件路径的问题解决方法如下:第一步打开仿真设置第二步检查如图所示路径是否正确即对应.VMF文件保存的路径复制粘贴可见上方文本如下quartus_eda--gen_testbench--tool=modelsim_oem--format=verilog--write_settings_files=offProject-cProject--vector_source="D:/Kt
- QUARTUS使用之2: signaltap笔记
weixin_39274156
signaltapFPGAalteraquatusiisignaltap
signaltap笔记时间:2019年10月23日地点:苏州前言之前一直使用chipscope有四年时间,习惯了ISE的CDC使用,我个人的习惯是当FPGA编译时间小于十五分钟时,更愿意使用在线逻辑分析仪,这样的结果更真实,当然Modelsim仿真是很重要的。但是最近工作需要使用ALTERA的FPGA芯片,这就需要我学会使用quartus,我个人认为signaltap在线逻辑分析仪是必须要掌握的软
- 基于FPGA的DDS设计
Squirrels43
verilogfpga
文章目录目标一、DDS电路核心RTL1.设计一个DDS的核心RTL代码。2.使用Matlab生成DDS的波表ROM3.验证目标二、DDS开发板测试平台1.使用Quartus的SignalTAP观察DDS的输出波形2.导出SignalTAP的捕获数据至电脑(生成List文件)3.用UltraEdit的列操作模式编辑数据格式。(matlab变量定义)4.使用Matlab分析DDS生成的正弦信号的频谱纯
- 设计Xnorgate FPGA同或门
CodeWG
fpga开发matlab
设计XnorgateFPGA同或门同或门是一种基本的逻辑门电路,它的输出与输入相反当且仅当所有输入都相同。在这篇文章中,我们将会介绍如何使用FPGA实现Xnorgate同或门电路。首先,我们需要了解FPGA(FieldProgrammableGateArray)是一种可编程的数字逻辑芯片,它可以通过编程来实现各种数字逻辑电路。在本文中,我们将使用Altera公司的QuartusII软件来进行FPG
- quartus频率计 时钟设置_FPGA021 基于QuartusⅡ数字频率计的设计与仿真
weixin_39876739
quartus频率计时钟设置
摘要随着科技电子领域的发展,可编程逻辑器件,例如CPLD和FPGA的在设计中得到了广泛的应用和普及,FPGA/CPLD的发展使数字设计更加的灵活。这些芯片可以通过软件编程的方式对内部结构进行重构,使它达到相应的功能。这种设计思想改变了传统的数字系统设计理念,促进了EDA技术的迅速发展。数字频率计是一种基本的测量仪器。它被广泛应用与航天、电子、测控等领域。采用等精度频率测量方法具有测量精度保持恒定,
- quartus pin 分配(三)
落雨无风
IC设计fpgafpga开发
quartuspin分配如有需要,可查看quartusUI界面sdc配置(二)上次文章中,说了自己写sdc需要配置的分类点,这次将介绍管脚分配。已打开Quartus软件,导入设计,写好约束下一步,在Quartus软件的菜单栏打开Assignments中的二级菜单PinPlanner打开改界面即可看到选中的fpga型号,管脚图,封装类型等信息。在打开的界面中,大致可分为上下两个部分。上半部分,可分为
- Quartus II SDC文件建立流程
cattao1989
verilog
QuartusIISDC文件编写教程第一步:打开TimeQuestTimingAnalyzer,也可以点击图中1所示图标。第二步:点击Netlist,点击CreateTimingNetlist第三步:按照下图所示选择。
- Maven
Array_06
eclipsejdkmaven
Maven
Maven是基于项目对象模型(POM), 信息来管理项目的构建,报告和文档的软件项目管理工具。
Maven 除了以程序构建能力为特色之外,还提供高级项目管理工具。由于 Maven 的缺省构建规则有较高的可重用性,所以常常用两三行 Maven 构建脚本就可以构建简单的项目。由于 Maven 的面向项目的方法,许多 Apache Jakarta 项目发文时使用 Maven,而且公司
- ibatis的queyrForList和queryForMap区别
bijian1013
javaibatis
一.说明
iBatis的返回值参数类型也有种:resultMap与resultClass,这两种类型的选择可以用两句话说明之:
1.当结果集列名和类的属性名完全相对应的时候,则可直接用resultClass直接指定查询结果类
- LeetCode[位运算] - #191 计算汉明权重
Cwind
java位运算LeetCodeAlgorithm题解
原题链接:#191 Number of 1 Bits
要求:
写一个函数,以一个无符号整数为参数,返回其汉明权重。例如,‘11’的二进制表示为'00000000000000000000000000001011', 故函数应当返回3。
汉明权重:指一个字符串中非零字符的个数;对于二进制串,即其中‘1’的个数。
难度:简单
分析:
将十进制参数转换为二进制,然后计算其中1的个数即可。
“
- 浅谈java类与对象
15700786134
java
java是一门面向对象的编程语言,类与对象是其最基本的概念。所谓对象,就是一个个具体的物体,一个人,一台电脑,都是对象。而类,就是对象的一种抽象,是多个对象具有的共性的一种集合,其中包含了属性与方法,就是属于该类的对象所具有的共性。当一个类创建了对象,这个对象就拥有了该类全部的属性,方法。相比于结构化的编程思路,面向对象更适用于人的思维
- linux下双网卡同一个IP
被触发
linux
转自:
http://q2482696735.blog.163.com/blog/static/250606077201569029441/
由于需要一台机器有两个网卡,开始时设置在同一个网段的IP,发现数据总是从一个网卡发出,而另一个网卡上没有数据流动。网上找了下,发现相同的问题不少:
一、
关于双网卡设置同一网段IP然后连接交换机的时候出现的奇怪现象。当时没有怎么思考、以为是生成树
- 安卓按主页键隐藏程序之后无法再次打开
肆无忌惮_
安卓
遇到一个奇怪的问题,当SplashActivity跳转到MainActivity之后,按主页键,再去打开程序,程序没法再打开(闪一下),结束任务再开也是这样,只能卸载了再重装。而且每次在Log里都打印了这句话"进入主程序"。后来发现是必须跳转之后再finish掉SplashActivity
本来代码:
// 销毁这个Activity
fin
- 通过cookie保存并读取用户登录信息实例
知了ing
JavaScripthtml
通过cookie的getCookies()方法可获取所有cookie对象的集合;通过getName()方法可以获取指定的名称的cookie;通过getValue()方法获取到cookie对象的值。另外,将一个cookie对象发送到客户端,使用response对象的addCookie()方法。
下面通过cookie保存并读取用户登录信息的例子加深一下理解。
(1)创建index.jsp文件。在改
- JAVA 对象池
矮蛋蛋
javaObjectPool
原文地址:
http://www.blogjava.net/baoyaer/articles/218460.html
Jakarta对象池
☆为什么使用对象池
恰当地使用对象池化技术,可以有效地减少对象生成和初始化时的消耗,提高系统的运行效率。Jakarta Commons Pool组件提供了一整套用于实现对象池化
- ArrayList根据条件+for循环批量删除的方法
alleni123
java
场景如下:
ArrayList<Obj> list
Obj-> createTime, sid.
现在要根据obj的createTime来进行定期清理。(释放内存)
-------------------------
首先想到的方法就是
for(Obj o:list){
if(o.createTime-currentT>xxx){
- 阿里巴巴“耕地宝”大战各种宝
百合不是茶
平台战略
“耕地保”平台是阿里巴巴和安徽农民共同推出的一个 “首个互联网定制私人农场”,“耕地宝”由阿里巴巴投入一亿 ,主要是用来进行农业方面,将农民手中的散地集中起来 不仅加大农民集体在土地上面的话语权,还增加了土地的流通与 利用率,提高了土地的产量,有利于大规模的产业化的高科技农业的 发展,阿里在农业上的探索将会引起新一轮的产业调整,但是集体化之后农民的个体的话语权 将更少,国家应出台相应的法律法规保护
- Spring注入有继承关系的类(1)
bijian1013
javaspring
一个类一个类的注入
1.AClass类
package com.bijian.spring.test2;
public class AClass {
String a;
String b;
public String getA() {
return a;
}
public void setA(Strin
- 30岁转型期你能否成为成功人士
bijian1013
成功
很多人由于年轻时走了弯路,到了30岁一事无成,这样的例子大有人在。但同样也有一些人,整个职业生涯都发展得很优秀,到了30岁已经成为职场的精英阶层。由于做猎头的原因,我们接触很多30岁左右的经理人,发现他们在职业发展道路上往往有很多致命的问题。在30岁之前,他们的职业生涯表现很优秀,但从30岁到40岁这一段,很多人
- [Velocity三]基于Servlet+Velocity的web应用
bit1129
velocity
什么是VelocityViewServlet
使用org.apache.velocity.tools.view.VelocityViewServlet可以将Velocity集成到基于Servlet的web应用中,以Servlet+Velocity的方式实现web应用
Servlet + Velocity的一般步骤
1.自定义Servlet,实现VelocityViewServl
- 【Kafka十二】关于Kafka是一个Commit Log Service
bit1129
service
Kafka is a distributed, partitioned, replicated commit log service.这里的commit log如何理解?
A message is considered "committed" when all in sync replicas for that partition have applied i
- NGINX + LUA实现复杂的控制
ronin47
lua nginx 控制
安装lua_nginx_module 模块
lua_nginx_module 可以一步步的安装,也可以直接用淘宝的OpenResty
Centos和debian的安装就简单了。。
这里说下freebsd的安装:
fetch http://www.lua.org/ftp/lua-5.1.4.tar.gz
tar zxvf lua-5.1.4.tar.gz
cd lua-5.1.4
ma
- java-14.输入一个已经按升序排序过的数组和一个数字, 在数组中查找两个数,使得它们的和正好是输入的那个数字
bylijinnan
java
public class TwoElementEqualSum {
/**
* 第 14 题:
题目:输入一个已经按升序排序过的数组和一个数字,
在数组中查找两个数,使得它们的和正好是输入的那个数字。
要求时间复杂度是 O(n) 。如果有多对数字的和等于输入的数字,输出任意一对即可。
例如输入数组 1 、 2 、 4 、 7 、 11 、 15 和数字 15 。由于
- Netty源码学习-HttpChunkAggregator-HttpRequestEncoder-HttpResponseDecoder
bylijinnan
javanetty
今天看Netty如何实现一个Http Server
org.jboss.netty.example.http.file.HttpStaticFileServerPipelineFactory:
pipeline.addLast("decoder", new HttpRequestDecoder());
pipeline.addLast(&quo
- java敏感词过虑-基于多叉树原理
cngolon
违禁词过虑替换违禁词敏感词过虑多叉树
基于多叉树的敏感词、关键词过滤的工具包,用于java中的敏感词过滤
1、工具包自带敏感词词库,第一次调用时读入词库,故第一次调用时间可能较长,在类加载后普通pc机上html过滤5000字在80毫秒左右,纯文本35毫秒左右。
2、如需自定义词库,将jar包考入WEB-INF工程的lib目录,在WEB-INF/classes目录下建一个
utf-8的words.dict文本文件,
- 多线程知识
cuishikuan
多线程
T1,T2,T3三个线程工作顺序,按照T1,T2,T3依次进行
public class T1 implements Runnable{
@Override
 
- spring整合activemq
dalan_123
java spring jms
整合spring和activemq需要搞清楚如下的东东1、ConnectionFactory分: a、spring管理连接到activemq服务器的管理ConnectionFactory也即是所谓产生到jms服务器的链接 b、真正产生到JMS服务器链接的ConnectionFactory还得
- MySQL时间字段究竟使用INT还是DateTime?
dcj3sjt126com
mysql
环境:Windows XPPHP Version 5.2.9MySQL Server 5.1
第一步、创建一个表date_test(非定长、int时间)
CREATE TABLE `test`.`date_test` (`id` INT NOT NULL AUTO_INCREMENT ,`start_time` INT NOT NULL ,`some_content`
- Parcel: unable to marshal value
dcj3sjt126com
marshal
在两个activity直接传递List<xxInfo>时,出现Parcel: unable to marshal value异常。 在MainActivity页面(MainActivity页面向NextActivity页面传递一个List<xxInfo>): Intent intent = new Intent(this, Next
- linux进程的查看上(ps)
eksliang
linux pslinux ps -llinux ps aux
ps:将某个时间点的进程运行情况选取下来
转载请出自出处:http://eksliang.iteye.com/admin/blogs/2119469
http://eksliang.iteye.com
ps 这个命令的man page 不是很好查阅,因为很多不同的Unix都使用这儿ps来查阅进程的状态,为了要符合不同版本的需求,所以这个
- 为什么第三方应用能早于System的app启动
gqdy365
System
Android应用的启动顺序网上有一大堆资料可以查阅了,这里就不细述了,这里不阐述ROM启动还有bootloader,软件启动的大致流程应该是启动kernel -> 运行servicemanager 把一些native的服务用命令启动起来(包括wifi, power, rild, surfaceflinger, mediaserver等等)-> 启动Dalivk中的第一个进程Zygot
- App Framework发送JSONP请求(3)
hw1287789687
jsonp跨域请求发送jsonpajax请求越狱请求
App Framework 中如何发送JSONP请求呢?
使用jsonp,详情请参考:http://json-p.org/
如何发送Ajax请求呢?
(1)登录
/***
* 会员登录
* @param username
* @param password
*/
var user_login=function(username,password){
// aler
- 发福利,整理了一份关于“资源汇总”的汇总
justjavac
资源
觉得有用的话,可以去github关注:https://github.com/justjavac/awesome-awesomeness-zh_CN 通用
free-programming-books-zh_CN 免费的计算机编程类中文书籍
精彩博客集合 hacke2/hacke2.github.io#2
ResumeSample 程序员简历
- 用 Java 技术创建 RESTful Web 服务
macroli
java编程WebREST
转载:http://www.ibm.com/developerworks/cn/web/wa-jaxrs/
JAX-RS (JSR-311) 【 Java API for RESTful Web Services 】是一种 Java™ API,可使 Java Restful 服务的开发变得迅速而轻松。这个 API 提供了一种基于注释的模型来描述分布式资源。注释被用来提供资源的位
- CentOS6.5-x86_64位下oracle11g的安装详细步骤及注意事项
超声波
oraclelinux
前言:
这两天项目要上线了,由我负责往服务器部署整个项目,因此首先要往服务器安装oracle,服务器本身是CentOS6.5的64位系统,安装的数据库版本是11g,在整个的安装过程中碰到很多的坑,不过最后还是通过各种途径解决并成功装上了。转别写篇博客来记录完整的安装过程以及在整个过程中的注意事项。希望对以后那些刚刚接触的菜鸟们能起到一定的帮助作用。
安装过程中可能遇到的问题(注
- HttpClient 4.3 设置keeplive 和 timeout 的方法
supben
httpclient
ConnectionKeepAliveStrategy kaStrategy = new DefaultConnectionKeepAliveStrategy() {
@Override
public long getKeepAliveDuration(HttpResponse response, HttpContext context) {
long keepAlive
- Spring 4.2新特性-@Import注解的升级
wiselyman
spring 4
3.1 @Import
@Import注解在4.2之前只支持导入配置类
在4.2,@Import注解支持导入普通的java类,并将其声明成一个bean
3.2 示例
演示java类
package com.wisely.spring4_2.imp;
public class DemoService {
public void doSomethin