design和tb在vcs下仿真需要注意的点

在写design的时候,在首行加上timescale,与tb一致

在写tb的时候,出来timescale外,首行添加include“design.v”,不然会报错,无法模块例化,注意,必须要加.v

你可能感兴趣的:(VCS,VERILOG,vim)