OLED屏体电路原理(一)

 一、像素排列方式:

V-style4:

OLED屏体电路原理(一)_第1张图片

 如图1所示,从正面可以根据阳极图形的形貌看出G像素,参考G位置可以得到G上面为R(头朝上),下面为B(头朝下),阳极图形按列奇数为R\G\B,偶数为B\R\G排列;

如图2所示,子像素驱动电路排列顺序,奇数行从左到右按照RGB排列,偶数行按照BRG排列;并且可以看到本款产品的G像素为单一像素列驱动。

二、Panel布局

OLED屏体电路原理(一)_第2张图片

NOVATEK OLED Driver NT37XXX 系列,技术成熟并成功导入客户项目量产,如有需求欢迎咨询使用,谢谢。
 

屏体布局说明:

1、像素数量为720x1280,屏体上包含了1280行Gate线,在panel左侧有标记(标号从IC侧开始,右侧无标号),Data线有2160列,在panel的IC对侧有标记,标号从左侧开始。

2、Gate线包括VREF、Scan1&Scan3、Scan2、EM共五条线;Data线输入端无demux电路;D-SW,D-R,D-G,D-B线(CT点屏用);像素驱动电路为7T1C电路。

3、Scan电路采用Scan1&Scan3和Scan2各自独立工作的布局。Scan2信号采用双端驱动,Scan1&Scan3信号采用单端驱动(屏体左侧),Scan电路采用级联方式,本级的输出信号(Scan)作为下一级的输入信号(SIN)。

4、EM信号采用单端单行驱动方式。EM电路也采用了级联方式,本级电路产生一个SR信号作为下一级的输入信号(EIN)。

5、Gate信号线的第一级和最后一级从panel外边缘引出去(S1-1-L, S2-1-L , S1-1280-L, S2-1280-L ,S2-1-R, EM-1-R , EM-1280-R ),用于测试信号。

6、Data线的输入端有ESD电路,而且每一级子像素的data线输入端均有ESD电路。GIP电路的第一级有ESD电路,CT FPC pad端有ESD电路。

7、子像素采用IGNIS排列方式。因为同色子像素的驱动电路始终在同一列,所以data信号线为独立的D-R、D-G、D-B。

三、TFT基本原理

OLED屏体电路原理(一)_第3张图片

OLED屏体电路原理(一)_第4张图片

登录大大通,了解更多详情,解锁1500+完整应用方案,更有大联大700+FAE在线答疑解惑! 

你可能感兴趣的:(大大通,人工智能,嵌入式硬件,单片机,芯片烧录)