[DRC

第十一届蓝桥杯校内模拟—数字9

packagecom.drc.lanqiao;/***@authorDRC*@create2020-
巴拉巴拉咖啡·2020-07-10 01:41

音频 ----- DRC

如果简单的说一个DRC，应该很快就可以说完，但随着分析的深入，如果考虑softknee，attacktime，releasetime，RMSpeakdetect这些细节问题，D
markvz·2020-07-08 20:41

protobuf简单序列化反序列化示例

protoc命令格式protoc-I=SRC-cpp_out=DRCSRC\*.protoSRC：源路径；DRC:目的路径；当出现下面无法打开文件错误时，应在工程属性目录下的包含目录文件中添加工程所在路径
weixin_30416871·2020-07-08 13:37

eagle pcb v8.2 便捷性大大提升

eaglepcb在被Autodesk收购之前是7.x版本，但是却有一些一直被吐槽的东西，说实话这些东西确实增加了布线难度，增加了布板时间：1.realtimeDRC：在7.x版本是没有实时DRC，所以在布线时如果信号线
hot__rain·2020-07-07 09:24

干货 | 携程异地多活-MySQL实时双向（多向）复制实践

作者简介Roy，携程软件技术专家，负责MySQL双向同步DRC和数据库访问中间件DAL的开发演进，对分布式系统高可用设计、数据一致性领域感兴趣。
携程技术·2020-07-07 06:14

史上最详细的ALLEGRO导出GERBER教程！卧龙会草根西米原创（转）

1570322727754635&wfr=spider&for=pc&isFailFlag=1allegro导出gerber文件1．在导出gerber文件之前，要先对图纸的参数、层叠结构、铺铜皮的参数、DRC
碎碎思·2020-07-06 23:55

Allegro专题【5】——Orcad to PCB Editor

1.1DRC检查做完原理图，我们需要进行DRC检查，就电气特性、物理特性等进行检查，
霁风AI·2020-07-06 08:28

Altium Designer 19使用

铺铜之后运行DRC检查弹出警告：Designcontainsshelvedormodified(butnotrepoured)polygons.TheresultofDRCwillnotbecorrect.Wouldyouliketocontinue
weixin_33922670·2020-07-05 23:23

饿了么MySQL异地多活的数据双向复制经验谈

今天我主要分享饿了么多活的底层数据实施，会和大家介绍在整个多活的设计和实施过程中我们是怎么处理异地数据同步的，而这个数据同步组件在我们公司内部称之为DRC。异地多活背景在讲DRC或者讲数据复制之前，
weixin_33834137·2020-07-05 23:10

【电子设计】AD15快捷键整理

2.编译原理图问题原理图编译要对整个工程编译（.PrjPCB）3.寻找元件快捷键J+C，跳转到某个坐标J+L4.DRC校验检查不出未连接走线没有将silk层的规则调整，导致silk层的相互覆盖错误超过了
SeniorZ·2020-07-05 20:59

ZYNQ 在linux 通过AXI_GPIO操作电平

petalinux通过AXI_GPIO操作电平,以zynq为例，vivado工程：axi_gpio_n都是选择的一位输出：管脚约束：set_propertySEVERITY{Warning}[get_drc_checksUCIO
四叶草听雪·2020-07-05 19:24

DRC 配置

DRC标准配置DRC配置详解Scope：范围Checkentiredesign——检查整个设计Checkselection——只检查选中的原理图Mode：模式Useoccurrences——选择事件Useinstances
撒哈拉的初学者·2020-07-05 12:59

cadence16.6 导gerber文件

出gerber之前的检查需要打开的DRCSetup--constraints--modes需要将spacingmodes和samespacingmodes里面的DRC都打开。
lazy96·2020-07-05 04:01

导出gerber文件前的全面检查（以cadence PCB设计软件为例)

Updateentiredesign&Incrementalreferenceupdate2)Updateentiredesign&AddIntersheetReferences2.DesignRulesCheck：无DRC
metersun·2020-07-05 00:12

Altium designer学习（四）Altium Designer 规则检查(DRC)英汉对照表

AltiumDesigner规则检查(DRC)英汉对照表Ⅰ：ViolationsAssociatedwithBuses有关总线电气错误的各类型（12项）1.busindicesoutofrange总线分支索引超出范围
李日音·2020-07-04 20:51

使用vivado进行逻辑开发时，进行到Generate Bitstream时报错

使用vivado进行逻辑开发时，进行到GenerateBitstream时报错，如下：[Drc23-20]Ruleviolation(NSTD-1)UnspecifiedI/OStandard-4outof142logicalportsuseI
hemmingway·2020-07-04 17:47

饿了么多活利器：实时双向复制工具（DRC）

DRC介绍饿了么的DataReplicateCenter（DRC）项目用于数据双向复制和数据订阅，使用场景如下图：要点说明：跨机房的Mysql数据复制完全通过DRC来完成还有很多业务团队通过DRC来实现数据订阅目前饿了么
aebdm757009·2020-07-04 10:09

allegro出光绘文件出现的几个问题

首先出光绘前要保证没有DRC错误出Gerber时提示如下错误:一：设置好光绘文件参数后，选择checkdabasebeforeartwork后，点击生成光绘时出现错误告警信息：databasehaserrors
碎碎思·2020-07-04 07:39

Java采用Netty实现基于DTU的TCP服务器 + 多端口 + 多协议

packageqx.drc.main;importjava.io.IOEx
_东门吹雪·2020-07-02 13:32

PCB正片和负片有什么区别

见下图：在Allegro中使用正负片的特点：正片：优点是所见所的，有比较完善的DRC检查。它的缺点是如果移动零件（一般指?DIP的）或贯孔,铜箔需重铺或者重新连结，否则就会短路或开路。
linuxmake·2020-07-02 12:03

红酒中国，国产红酒知多少

这个世界驰名的酒庄常被简称为DRC（DomainedelaRomaneeConti）。
闭眼将晓·2020-07-01 20:54

海思PQ调试相关（一）

针对线性模式，图像质量主要关注以下维度：亮度、清晰度和噪声、通透性、色彩还原等亮度涉及的模块有自动曝光(AE)、DRC、Shading校正清晰度和噪声主要涉及的模块有Demosaic、3DNR前Sharpen
最爱酸豆角·2020-06-30 19:18

vivado生成bit流失败的解决办法

vivado2017.4生成比特流失败，报错信息：[Drc23-20]Ruleviolation(NSTD-1)UnspecifiedI/OStandard-4outof142logicalportsuseI
yohe12·2020-06-30 08:05

Zynq的FPGA设计中[DRC 23-20]错误的解决

上次做DDS时出现了[DRC23-20]，当时是这样处理的(并没有解决)：在网上搜了一下，新建一个tcl文件，在文件中添加set_propertySEVERITY{Warning}[get_drc_checksNSTD
yangzhiyuan0928·2020-06-30 05:03

[FabNotes27] 作业13：输出设备 | Week 13 - Output Devices

这周的作业是给微控制器电路板增加输出元件电路板设计用ERC和DRC工具检查错误。确保没有错误后，导出黑白png文件。电路设计源文件电路板制作依旧是用RolandSMR-20雕刻电路板。
Kidult·2020-06-29 07:15

磁珠的选型和使用

磁珠主要特性参数：1.阻抗IzI600@100MHz（ohm）：这里指100MHz频率下的交流阻抗位600ohm；2.DRC直流阻抗（最好小于1ohm）：低的DRC可以保证最小压降，带载能力强；3.额定电流
weixin_30552635·2020-06-27 21:34

Allegro表贴封装制作

一、表贴封装装必须包含的层：1.1元件实体范围（Place_bound）含义：表明在元件在电路板上所占位置的大小，防止其他元件的侵入，若其他元件进入该区域则自动提示DRC报错。
唐凌远·2020-06-27 09:28

PCB正片和负片的区别

见下图：在Allegro中使用正负片的特点：正片：优点是所见所的，有比较完善的DRC检查。它的缺点是如果移动零件（一般指?DIP的）或贯孔,铜箔需重铺或者重新连结，否则就会短路或开路。
alaode·2020-06-27 05:02

VIVADO报错解决： logical ports have no user assigned specific location constraint (LOC)

[Drc23-20]Ruleviolation(NSTD-1)UnspecifiedI/OStandard-3outof3l
左岸cpx·2020-06-27 02:25

hisi_ISP调试个人记录笔记

DRC：开启后,会提升暗处细节,同时也提升噪声，导致噪声强度相比DRC关闭时更大些,此时边缘增强,去噪功能都应该与DRC有关AE:1:曝光时间：sensor积累电荷的时间，是sensorpixel从开始曝光到电量被读出的这段时间
等风来_小库·2020-06-27 01:36

PCBlayout设计

一、PCB设计流程一般来说PCB基本设计流程:前期准备->PCB结构设计->PCB布局->布线->布线优化和丝印->网络和DRC检查和结构检查->制板。
hanlinson·2020-06-27 01:29

【EDA设计笔记】EDA-USB_SPI_FLASH-设计与实现

3、原理图的绘制4、编译检查绘制PCB1、新建PCB文件2、绘制PCB的准备3、导入PCB（导入网络表）4、设置规则4.1、电器规则4.2、布线规则5、规划轮廓6、丝印设置7、布局设置8、布线设置9、DRC
qq_43401552·2020-06-26 01:12

进行vivado开发时，Generate Bitstream报错[DRC NSTD-1]，详细解决步骤

原答案来自原答案报错如下[Drc23-20]Ruleviolation(NSTD-1)UnspecifiedI/OStandard-4outof142logicalportsuseI/Ostandard
Ocean_VV·2020-06-25 21:17

DC学习随笔

SynthesisTransoformation转换：首先将Verilog转换成Gtech网表映射：Gtech网表映射到目标库的门级标准单元优化：满足时序（建立时间，保持时间，最大最小延迟）和DRC的约束
吃糙米饼的天然然·2020-06-25 17:29

版图提取EXT

图层不要与系统默认电源和地的名字冲突添加的端口的位置要与电路图的一一对应通过标签生成，再更改端口方向使用A1TEXT添加文本，端口名字要与电路图的一致，大小写要严格区分createpinformlabel，注意生成的metal不能超过原有的metal，以免造成drc
吃糙米饼的天然然·2020-06-25 17:27

每日复盘D67-12月10日

1.早上7点起来赶去上海，9:20到达目的地，稍微等了一会儿就开始聊，对于共建者计划我个人是蛮期待的，算是为了推动这样一个技术革命浪潮贡献自己的一点点力量2.下午去参加DRC的第二次线下活动，没有太多新面孔
想写书的Linda·2020-06-25 02:15

Debian/Ubuntu Linux实现开机自启动程序

首先写好脚本，如mysql，把它放到/etc/init.d下，修改属性:$sudochmodxmysql创建符号连接：$cd/etc下面有这么几个目录值得注意：rcS.drc0.drc1.d...rc6
neu_sunlei·2020-06-24 17:22

Allegro中走线长度的设置

PROPAGATION_DELAYPROPAGATION_DELAY这个设定主要用来对Net绝对长度的设定,如要求设定一组Net的长度要在MinMil到MaxMil之间的话,就可以用这种设定来完成.要求走线Net长度在Min与Max之间就正确,否则会有DRC
linuxmake·2020-06-24 14:20

PCB基本设计流程详解

PCB基本设计流程详解转载于：http://altium.eetrend.com/blog/1821一般PCB基本设计流程如下：前期准备->PCB结构设计->PCB布局->布线->布线优化和丝印->网络和DRC
mhb999·2020-06-24 14:05

PADS 原理图/PCB常见错误及DRC报告网络问题

PADS原理图/PCB常见错误及DRC报告网络问题http://csuhuadong.blog.163.com/blog/static/215827482009101814310843/1.原理图常见错误
makebuaa·2020-06-24 13:40

AD中PCB检查设计错误规则设置（DRC检查配置）

AD中PCB检查设计错误规则设置遇到的问题：在设计好的PCB电路中，我们不能保证所有的线是否一次性全部布好，此时我们一般情况下需要设置电路的布线规则检查，以确保电路在布线的时候不会发生错误，下面我将向大家介绍设计规则检查的设置。通过以下设置能保证绝大部分（%90）的用户的使用不会在这个问题上出错工具+设计规则检查（快捷键T+D），进入后界面如下所示：开始配置（勾选）项：第1步：注：第一个界面默认是
没有价值的生命·2020-06-24 07:17

linux 下编辑 rc.local 设置开机启动

设置开机启动示例:#touch/etc/init.d/rc.local设置为可执行:#chmod+x/etc/init.d/rc.local用update-rc.d设置启动级别:#update-rc.drc.localstart992345
愚赐·2020-06-24 06:43

ubuntu添加开机自启动程序

/etc/init.d中，或者链接到init.d中第二步：sudoupdate-rc.dtest.shdefaults9999：表示优先级0——99，如果要用到网络最好是99init.d说明：rc0.drc1
韩搏·2020-06-23 12:01

使用vivado进行逻辑开发时，进行到Generate Bitstream时报错

使用vivado进行逻辑开发时，进行到GenerateBitstream时报错，如下：:[Drc23-20]Ruleviolation(NSTD-1)UnspecifiedI/OStandard-4outof142logicalportsuseI
碎碎思·2020-06-22 03:48

Vivado 约束条件出错

Whengeneratingabitstream,thefollowingerrormessagesoccur:ERROR:[Drc23-20]Ruleviolation(NSTD-1)UnspecifiedI
LovingDuo·2020-06-22 00:06

Vivado使用技巧（15）：DRC设计规则检查

在I/O和时钟规划之后，需要验证设计以确保其满足设计需求。Vivado提供了两种验证途径：DRCs用来检查设计违反规则情况；SSN分析用来估计转换噪声等级。本文将介绍DRCs，本系列第16篇介绍了SSN分析。运行DRCsDRCs可以说是管脚规划中最严苛的一个步骤，DRCs会使用一套设计检查项（通常称作ruledeck），来检查当前设计是否违反这套规则。本文将以运行DRCs检查I/O端口和时钟逻辑为
FPGADesigner·2020-06-21 20:28

【天宇的项目分析】Primas：内容领域新势力 （一）

本文我将严格按照项目分析平台：DRC的区块链项目评级框架来分析Primas的项目概况。
陈天宇123·2020-06-21 09:41

vivado怎么解决Unconstrained Logical Port [DRC NSTD-1] [DRC UCIO-1]错误

1.问题描述很多工程有些logicport,我们不想对它进行管脚约束，但是不约束在生成bit文件时会产生类似下面的错误[DRCUCIO-1]UnconstrainedLogicalPort:10outof28logicalportshavenouserassignedspecificlocationconstraint(LOC).ThismaycauseI/Ocontentionorincompa
咸鱼看到胖脸猫·2020-06-21 08:13

FPGA时序优化

在配置RAM、乘法器等IP核时，按照建议的pipelinestage设置（根据代码时序需要可设置的更大），最后，根据动态规则检查（DRC，D
阿长长·2020-06-10 16:00

数据复制中心DRC实践 - 简书

DRC简介DRC(DataReplicationCenter)是我在阿里听过的一个概念，它的业务域是支持异构数据库实时同步，数据记录变更订阅服务。
·2020-06-06 17:00
上一页 2 3 4 5 6 7 8 9 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他