[DRC

floorplan学习笔记

首先应该根据设计的数据流对memory位置进行粗调，然后应该根据routing的估算和drc的要求来进行微调。
Chance的电话亭·2023-11-19 20:28

硬件工程师基本功：AD的DRC设置要点详解

DRC就是检查设计是否满足所设置的规则。需要检查什么，其实都是和规则相对应的，在检查某个选项时，请注意对应的规则是否使能打开。
KeFan2615·2023-11-19 18:15

cadence virtuoso layout 无法跑DRC

问题：无法跑DRCcouldnotestablishconnectionwithCalibreInteractiveonsocketlocalhost7000.尝试：点击一下红框右边的connect。（此法不一定有用，死马当活马医）
虫谷ALL·2023-11-16 01:19

cadence virtuoso layout drc error

问题：TheBORDERlayermustencloseallchiplayoutpatterns,whichallchiplayoutpatternsincludesealringifsealringhasbeenaddedbydesigners.ThisrulecheckingincludesthelayersofDNW,AA,NW,NC,PC,MVN,MVP,DG,GT,SN,SP,SAB,
虫谷ALL·2023-11-16 01:17

cadence virtuoso layout drc error

For0.11umdesign,2.5/3.3Vtransistorchannel(overlapofPolyandAA)enclosurebyDG.(Designercanwaivethisrulefor0.13umdesign).>=0.30对于0.11微米的设计，2.5/3.3V晶体管通道（Poly和AA的重叠部分）由DG封装（对于0.13微米的设计，设计人员可以放弃这一规则）。双击报错的时
虫谷ALL·2023-11-14 02:07

关于PCB绘制的几点规则（待补充）

过孔尺寸一般为30mil外径，20mil内径焊盘不能打在焊盘上晶振和谐振器等器件下方禁止走线填充的知识点：填充是为了完成地线的连接填充前，必须确认安全间距，一般情况下，至少定义为12-15mil其他知识点：DRC
太上皇之一直往上·2023-11-12 18:15

vivado查看报告和消息4

1、创建DRC豁免和Methodology豁免create_waiver的附加实参的数量和类型取决于需豁免的DRC和Methodology违例。
cckkppll·2023-11-10 13:58

DC综合流程

目录引言概述读入设计文件设置设计约束：环境约束设置操作条件驱动强度线载模型load判断环境约束是否施加成功时序约束设计规则约束（DRC约束）设计约束面积约束时序约束综合结果输出相关文件的生成时序检查与报告的生成时序报告的查看第一部分
淇则有泮·2023-11-10 07:56

virtuoso layout drc error

V1enclosurebyM1is0.005ExtensionofM1lineendoutsideofV1is0.05ForV1enclosedatthe90degreecornerbyM1,M1extensionatleastalongonedirectionoutsideV1is0.05对于被M1包围在90度角上的V1，M1在V1外部至少沿一个方向的延伸为0.05解决办法：将M1一边延长，使M
虫谷ALL·2023-11-09 20:48

NTP8918(2x15W双通道立体声内置DSP数字功放)

该芯片工作电压范围：5V～28V；采用QFN40封装；支持4Ω扬声器，输出效率85％以上；拥有多达32段可自由调节EQ点和高效精准的DRC功率控制；同时带有IISSDATA的反馈输出，适
isweekDN·2023-11-09 12:06

ICC II 6 CTS setup(时钟树综合之前的设置)

CTSsetup应该在最前面就设置好的,最晚placement之前也需要设置好了;object设置时钟树平衡约束;解决预先存在的clocktreeelements;指定时钟树布线的非默认的规则NDRs指定时序和DRC
旺旺脆兵兵·2023-11-08 22:56

手把手教你在innovus中使用verify_drc

手把手教你在innovus中使用verify_drc文章右侧广告为官方硬广告，与吾爱IC社区无关，用户勿点。点击进去后出现任何损失与社区无关。
IC拓荒者·2023-11-05 17:36

vivado生成bit流错误---[DRC UCIO-1]

拿着开发板的例程，只修改了FPGA芯片，FPGA芯片是同一系列的。运行编译产生bit流出现如下错误[DRCUCIO-1]UnconstrainedLogicalPort:20outof22logicalportshavenouserassignedspecificlocationconstraint(LOC).ThismaycauseI/Ocontentionorincompatibilitywi
cckkppll·2023-11-04 12:48

PCB设计入门总结！建议收藏！

文章目录前言创建PCBprojectAD软件，功能窗口熟悉原理图库设计：PCB库的设计：元器件的摆放：布线：进行铺铜设置（PlacePolygonPour）：DRC检查：结语：前言该文章是从各种AD初学入门教程里的提炼总结
电科_银尘·2023-11-02 15:05

system管理服务

1、system管理系统服务常用命令1.systemctllist-units查看当前有多少系统服务2.rc.d开机自启动服务顺序/etc/rc.d下面的目录结构init.drc0.drc1.drc2.
平解技术控·2023-10-31 20:15

数字IC后端面试题目汇总含解析，ICer上岸必备！

最终布线，关心所有的drc规则，速度较慢。2.请说一
IC修真院·2023-10-31 19:07

使用virtuoso和calibre对版图进行DRC& LVS的检查

merge将ICC产生的GDSII版图文件,使用virtuoso的librarymanager,与标准单库的版图文件以及IO库的版图文件做merge;也可以使用华大的EDA工具aether,进行版图的merge和调用calibreDRCLVS的检查;简述工艺情况本项目所用的SIMC的.18的工艺,项目为纯数字电路,未使用RAM等宏单元和其他IP;添加IOpadDRC在virtuoso中调用cali
旺旺脆兵兵·2023-10-26 16:35

Calibre软件学习

Mentorcalibre软件版图物理验证主要包括：①设计规则检查（DRC）②电学规则检查（ERC）③版图与电路图一致性检查(LVS)LVS版图与电路图一致性检查(LayoutVersusSchematic
虫谷ALL·2023-10-26 15:22

林深

@DRC：有人说，林深时见鹿，海蓝时见鲸，睡醒时见你而实际，林深时见雾，海蓝时浪涌，梦醒时夜续不见鹿，不见鲸，不见你但最终，鹿踏雾而来，鲸随浪而涌，你却没有回头就如我，字字皆你。
玉米秃头啦·2023-10-25 09:36

Innovus学习笔记

版图设计完成后要做DRC(DesignRuleCheck)和LVS(layoutversusschematic)检查。D
而。·2023-10-24 13:32

嘉立创新建元件封装进行DRC检测发现无封装

新建元件和封装元件就是原理图中放的主要是引脚对应正确，封装就是pcb设计中对应元件实际放置的焊盘。所以元件和封装需要关联关联的时候需要注意有时候出现元件无封装的情况，一般是因为没有管理封装（简单失误）或者是关联封装错误（需要看清楚名字和对象的属性）。个人遇到的就是第二种，因为在关联时名字错，然后放置元件后检测无封装。这时候就算修改封装正确关联后也会报错。因为修改的封装不会更新到已放置的元件里。处理
MAR-Sky·2023-10-20 03:54

DRC设计规则设置介绍-Design Compiler（四）

DRC：DesignRuleCon
Paul安·2023-10-18 18:51

Altium Designer常用操作记录

article/details/127769671批量修改元器件丝印的大小位置https://blog.csdn.net/hanhui22/article/details/122593936画PCB时很慢关闭DRC
sam-zy·2023-10-17 13:27

innovus：stripe下不放std cell的命令

一些drc问题在place阶段就可以检查出来，比如preroutedrc，这种就是standardcell的pinshape和powerplan之间的drc问题，可能是和pgvia也可能是和stripe
拾陆楼·2023-10-17 08:21

design compiler中的drc规则详解

designcompiler中的drc规则详解DRC是什么？DRC分类各个DRC的含义写在最后DRC是什么？
IMMUNIZE·2023-10-17 05:57

cadence_allegro有短路、DRC能检测到但不报错也不标红的问题记录_allegro的奇怪bug_SPB17.2的奇怪bug

问题始末：笔者在完成一块PCB设计的时候，添加了一个过孔矩阵——用于芯片底部地与bottom地相连，添加后导出光绘文件能够导出，有warnings也没有在乎，检查PCB时也没有图2中的DRC报错，于是造成了
Mr_liu_666·2023-10-17 04:37

Allegro软件操作——绘制完成后检查内容，Gerberout

1.检查状态是否有未完成的net，DRC等，颜色变为绿色即可。
只语·2023-10-16 05:16

cadence——基本操作5

二十一、同时DRC也可以在上文二十条界面中设置，点击栏目前的颜色块即可删除错误；二十二、有时DRC会报错，比如VS错误，可能原本是正常的过孔到shape距离，此时在修改一些参数后会突然报错，可以通过稍微调整一下过孔而自动更新
超级无敌黄金炒饭·2023-10-16 05:39

gerber导出文件解析，二十几个文件都是干什么的

文章目录1.drc文件和html文件2.apr文件3.DRR文件4.EXTREP文件5.GBL文件6.GBO文件7.GBS文件（这个就是绿油上需要开窗的地方，目的是允许焊接）8.GD1文件9.GG1文件
阿格在努力·2023-10-11 17:06

基于BES平台音乐信号处理之DRC算法实现

基于BES平台音乐信号处理之DRC算法实现是否需要申请加入数字音频系统研究开发交流答疑群(课题组)？
周南音频科技教育学院(AI湖湘学派)·2023-10-11 13:57

2022年2月8日复盘

投资方面：DRC的话还有三个账号在跑天
凤晴天·2023-10-08 07:56

硬件设计检查事项

1、原理图逻辑框图2、原理图电气连接3、原理图检查4、PCB外框5、PCB元件布局6、PCB布线7、PCB覆铜8、DRC校验9、BGA盘中孔同心10、元件位号标注11、有源期间极性标注12、名称版本日期人员
请叫我常思聪·2023-10-07 09:50

制作pcb流畅

检查DRC，没有错误情况下进入下一步。2、布局pcb绘制很重要，先做好布局，再是布线。合理的布局才能方便走线。布局是考虑元件对电路的重要程度，如我在绘制最小系统板时会考虑优先确定芯
善 .·2023-10-04 01:57

cadence SPB17.4 S032 - Update Symbols失败的问题

文章目录cadenceSPB17.4S032-UpdateSymbols失败的问题概述笔记ENDcadenceSPB17.4S032-UpdateSymbols失败的问题概述铺铜后,进行DRC,发现安装孔不太合适
LostSpeed·2023-10-03 20:15

用华秋DFM处理Allegro PCB文件

大家在设计完成PCB后会进行DRC检查，但是DFM检查始终是一个空缺检查项。
weixin_52046744·2023-09-29 06:39

华为数通方向HCIP-DataCom H12-831题库(单选题：161-180）

A、本路由器已建立邻接关系B、本路由器为DRC、本路由支持外部路由引入D、本路由器的RouterID为10.0.12.1答案：B解析：一类LSA的在transnet网络中linkid值为DR的routeid
didiplus·2023-09-27 11:13

总结PCB设计的经验

一般PCB基本设计流程如下：前期准备->PCB结构设计->PCB布局->布线->布线优化和丝印->网络和DRC检查和结构检查->制版。::第一：前期准备。这包括准备元件库和原理图。
Justion_·2023-09-18 11:48

Altium designer之生成Gerber打板文件

我们绘制完成PCB，并进行DRC检查后，就可以把文件交给工厂生产，本文将介绍如何使用AD21将PCB文件导出gerber生产文件。
蓦然回首学习不迟·2023-09-16 07:50

compressor/limiter/expander/noisegate相关总结

一，简介在学习音频数字信号处理的DRC（DynamicRangeControl）时，遇到几个概念，分别是compressor/limiter/expander/noisegate，本篇文章谈一谈我对这些模块的理解
__xu_·2023-09-11 09:58

国内区块链研究院

北京区块链创新研究院、ALABS、国际区块链财税标准协会IBATA、DRC、Bvaluate、币橙测评、ONETOP评级、Tokenlnsight、UP评级深圳中国区块链应用研究院、腾讯可信区块链研究院
不出局007·2023-09-11 01:44

《ISP学习笔记——DRC算法》

目录DRC概要算法分类线性移位算法对数映射算法分段函数映射算法自适应性对数映射算法自适应性对数映射算法技术概念小结相关学习链接：DRC概要DRC（DynamicRangeCompression）是一种重要的图像处理技术
YUXI2021·2023-09-10 11:12

allegro设计PCB操作（记录用）

目录NOTES输入结构图DXF导入/导出查看结构图导入网表布局摆放移动查看器件坐标定位器件到指定坐标与结构图对齐丝印布线测试点/开关等处添加泪滴高亮铺铜电源岛添加电源岛编辑电源岛禁铺区DRC检查PackagetoPackageSpacing
qq_41226402·2023-09-07 11:17

1.DesignForSetting\SetBoardParameters

7、程序可以设定在线DRC模式。8、程序自动创建用户DXF层面。9、程
iifuture·2023-09-07 11:17

PLL原语例化使用时常见问题

目录一、前言二、常见问题问题一、综合阶段报错[Synth8-439]问题二、综合阶段报错[Synth8-448]问题三、在实现阶段DRC报错DRCPDRC-38问题四、在实现阶段DRC报错DRCPDRC
知识充实人生·2023-09-04 04:31

virtuoso61x中集成calibre

以virtuoso618为例，在搭建完电路、完成前仿工作之后绘制版图，版图绘制完成之后需要进行drc和lvs【仅对于学校内部通常的模拟后端流程而言】，一般采用mentor的calibre来完成drc和lvs
roc-ever·2023-08-29 22:23

2019-06-12

使用拼板的时候不免要使用到复制粘贴的功能，但是直接的复制粘贴好像不好用，因为网络标号不会一起过去，这样就导致DRC报警。
欣喜若狂33·2023-08-28 20:05

Altium Designer 去除死铜的方法（规则检查提示：isolated copper）

这里只介绍一种有效的下处理方法处理方法：一、先找到死铜的位置：1、不知道死铜位置（DRC检查错误的时候，鼠标放在错误地方会显示位置）的时候，先缩小PCB，鼠标放在
qingeratech·2023-08-27 15:04

AD四层板设计（Altium Designer）

遇到板框固定，元器件密集的情况下，2层板无法实现预期功能，考虑设计多层板；2、本文主要介绍AD四层板的设计流程，其中PCB的叠层设计、内缩设计及DRC设计规则是关键。
Alice的博客·2023-08-25 17:36

innovus加decap如何避免drc问题

拾陆楼知识星球入口加decap常见的问题就是跟regularwire产生drc，调试如下命令能够避免这类drc。
拾陆楼·2023-08-22 18:58

stream流的使用-获取list集合中对象的单个字段list集合，进行累加操作

其中的money表示投资人现有资产，rateOfReturn表示投资年回报率需求：1.计算投资人年龄之和；2.根据现有资产及投资回报率，计算所有投资人一年后的资产总和；2.代码实体类packagecom.drc.java8
迷茫中前进·2023-08-15 15:30
上一页 1 2 3 4 5 6 7 8 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他