E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
★FPGA项目经验
Gowin
FPGA
的使用——GW2A系列rPLL
提示:文章写完后,目录可以自动生成,如何生成可参考右边的帮助文档Gowin
FPGA
的使用——GW2A系列rPLL前言原语PLL结构占空比和相移的设置前言使用GUI来配置rpll还是很明了的,这个不需要太多说明就能直接使用了
十年老鸟
·
2024-01-21 14:34
Gowin
FPGA
fpga开发
FPGA
中为什么不能双时钟触发
1双沿触发写法always@(posedgeclkornegedgeclk)beginA<=1’b0;end这种写法是错误的,因为在
FPGA
的内部所有的寄存器只支持单沿采样触发,因此在编写RTL级代码时
CWNULT
·
2024-01-21 14:34
SystemVerilog
Syntax
fpga开发
算力网络调研笔记
而专用芯片,主要是指
FPGA
和ASIC。
FPGA
,是可编程集成电路。它可以通过硬件编程来改变内部芯片的逻辑结构,但软件是深度定制的,执行专门任务。ASIC,
剩下的盛夏~
·
2024-01-21 09:00
其余
网络
fpga开发
汇总阿里云ECS云服务器实例升降配不支持变配的规格列表
InstanceTypes分享:阿里云ECS实例不支持变配的规格族列表ECS实例规格族实例规格大数据型d1、d1ne本地SSD型i1、i2、i2gGPU计算型vgn5i、gn5、gn6iGPU图形加速ga1
FPGA
m0_60783610
·
2024-01-21 06:41
阿里云
ecs
云服务器
Windows系统下阿里云GPU服务器从搭建到tensorflow训练
新建新的虚拟环境1.3在JupyterNotebook中增加kernel1.4删除虚拟环境1.5whl文件安装第三方库2.检查GPU使用Spyder相关操作基本框架阿里云GPU服务器,实例为异构计算GPU/
FPGA
5astill
·
2024-01-21 06:39
tensorflow
gpu
python
cuda
阿里云
什么是JTAG和SWD接口协议,和各类仿真器
现在多数的高级器件都支持JTAG协议,如ARM、DSP、
FPGA
器件等。标准的JTAG接口是4线:TMS、TCK、TDI、TDO,分别为模式选择、时钟、数据输入和数据输出线。
在邯郸睡大觉
·
2024-01-21 01:35
STM32
stm32
嵌入式硬件
FPGA
-超声波避障小车(ego1)
基于
FPGA
的超声波避障小车,利用ego1的100HZ时钟,我们可以自己定义不同占空比的PWM来控制电机的转速和舵机的角度,我们可以通过自己写计时器获得超声波来回所需的时间来测量距离,根据距离的远近返回来控制电机的转速以及舵机转动的角度
SRT_WUke
·
2024-01-21 00:15
fpga开发
嵌入式
限时免费参加游戏开发训练营!!!
基于大家的需求,我们为大家提供了不同类型的游戏开发训练营,让你既能通过这些游戏Demo熟练开发技能,也能在入行前丰富自己的个人
项目经验
,得到游戏开发行业的一手资讯,避过那些行业内的坑。
Unity游戏开发
·
2024-01-20 22:01
spring
asp.net
android
数据挖掘
语音识别
计算机视觉
机器学习
创作活动(七十五)———程序员必备面试技巧(可能会问的面试题)
面试技巧一、充分准备深入研究岗位要求:了解招聘公司对于后端程序员的期望,包括技术要求、
项目经验
、团队合作能力等方面。复习核心知识:回顾重要的编程语言、数据库管理和网络协议等方面的知识,并深入理解
瑞崽崽崽
·
2024-01-20 11:56
面试
职场和发展
FPGA
高端项目:Xilinx Artix7 系列
FPGA
纯verilog图像缩放工程解决方案 提供4套工程源码和技术支持
目录1、前言版本更新说明给读者的一封信
FPGA
就业高端项目培训计划免责声明2、相关方案推荐我这里已有的
FPGA
图像缩放方案本方案在XilinxKintex7系列
FPGA
上的应用本方案在国产
FPGA
紫光同创系列上的应用本方案在国产
9527华安
·
2024-01-20 11:03
FPGA图像缩放
菜鸟FPGA图像处理专题
图像处理三件套
fpga开发
图像缩放
图像处理
双线性插值
Artix7
Xilinx
FPGA
之分布RAM(1)
SLICEM资源可以实现分布式RAM。可以实现的RAM类型:单口RAM双端口简单的双端口四端口下表给出了通过1SLICEM中的4个LUT可以实现的RAM类型1.32X2QuadPortDistributedRAM我们介绍过把6输入LUT当作2个5输入LUT使用,在这里,就可以同一个LUT实现数据位宽的增加。对于32X2的4口RAM,如下图所以,代表了输入和输出的数据位宽都是2bit,深度是32.4
行者..................
·
2024-01-20 11:02
fpga开发
【
FPGA
& Verilog】手把手教你实现一个DDS信号发生器
信号发⽣器的设计与实现1.输出波形:⽅波(占空⽐50%)、锯⻮波、三⻆波、脉冲信号(占空⽐连续可调)、正弦波、任意波等2.输出频率:100KHz3.波形选择:使⽤拨码开关选择思路:使用
FPGA
搭建信号发生器
去追远风
·
2024-01-20 09:52
FPGA学习记录
fpga开发
【
FPGA
& Verilog】使用教程 3-8译码器(原理图输⼊设计)
实验一:3-8译码器(原理图输⼊设计)⼀:实验⽬的1.了解3-8译码器的电路原理,掌握组合逻辑电路的设计⽅法2.掌握QuartusII软件原理图输⼊设计的流程⼆:实验内容2.1设计输⼊1.将3-8译码器A、B、C端作为输⼊,Y作为输出。2.其余引脚按照3-8译码器功能要求连接。2.2电路仿真1.激励⽂件的输⼊包含A、B、C的8种状态2.功能仿真三:实验报告1.给出3-8译码器的真值表:2.实验步骤
去追远风
·
2024-01-20 09:52
FPGA学习记录
fpga开发
基于Spring+mybatis+Thymeleaf的在线心理测试系统(Java毕业设计)
在这里,我将会结合实际
项目经验
,分享编程技巧、最佳实践以及解决问题的方法。无论你是初学者还是有一定经验的程序员,我都希望能够为你提供有价值的内容,帮助你更好地理解编程世界。
周周学Java
·
2024-01-20 09:46
java
课程设计
开发语言
基于Spring+mybatis+vue的社区健康管理系统(Java毕业设计)
在这里,我将会结合实际
项目经验
,分享编程技巧、最佳实践以及解决问题的方法。无论你是初学者还是有一定经验的程序员,我都希望能够为你提供有价值的内容,帮助你更好地理解编程世界。
周周学Java
·
2024-01-20 09:46
java
课程设计
开发语言
基于Spring+mybatis+vue的在线课后测试系统(Java毕业设计)
在这里,我将会结合实际
项目经验
,分享编程技巧、最佳实践以及解决问题的方法。无论你是初学者还是有一定经验的程序员,我都希望能够为你提供有价值的内容,帮助你更好地理解编程世界。
周周学Java
·
2024-01-20 09:16
java
课程设计
开发语言
基于Spring+mybatis+vue的饮食分享系统(Java毕业设计)
在这里,我将会结合实际
项目经验
,分享编程技巧、最佳实践以及解决问题的方法。无论你是初学者还是有一定经验的程序员,我都希望能够为你提供有价值的内容,帮助你更好地理解编程世界。
周周学Java
·
2024-01-20 09:42
java
课程设计
开发语言
通过EMIF接口实现
FPGA
与DSP的高速连接(方法)
FPGA
和DSP通过EMIF(ExternalMemoryInterface)接口连接是一种常见的高速数据通信方式。
AigcFox
·
2024-01-20 01:19
fpga开发
基于
FPGA
实现通信系统:Verilog与HLS的选择与应用
基于
FPGA
实现通信系统通常涉及使用硬件描述语言(HDL)来定义硬件电路的行为。Verilog是一种常用的HDL,适用于在
FPGA
上实现数字通信系统。
AigcFox
·
2024-01-20 01:19
fpga开发
FPGA
时序分析与时序约束(四)——时序例外约束
目录一、时序例外约束1.1为什么需要时序例外约束1.2时序例外约束分类二、多周期约束2.1多周期约束语法2.2同频同相时钟的多周期约束2.3同频异相时钟的多周期约束2.4慢时钟域到快时钟域的多周期约束2.5快时钟域到慢时钟域的多周期约束三、虚假路径约束四、最大/最小延时约束一、时序例外约束1.1为什么需要时序例外约束在STA中时序分析工具默认的时序检查方式可能与实际情况不吻合,此时就需要额外增加一
STATEABC
·
2024-01-20 01:48
#
FPGA时序分析与约束
fpga开发
FPGA
verilog
时序分析
时序约束
2023年移远车载全面开花,智能座舱加速进击
凭借着全面的产品布局、深厚的技术积累以及与数十家汽车品牌的量产
项目经验
,在过去的一
移远通信
·
2024-01-20 00:37
物联网
车联网
汽车
vivado RTL运行方法检查、分析方法报告、报告DRC
运行方法检查VivadoDesignSuite提供基于超快设计的自动化方法检查使用“报告方法论”命令的
FPGA
和SoC(UG949)方法论指南。
cckkppll
·
2024-01-19 22:42
fpga开发
vivado 调试设计
调试设计概述
FPGA
设计的调试是一个多步骤的迭代过程。
cckkppll
·
2024-01-19 22:42
fpga开发
基于
FPGA
的图像双边滤波实现,包括tb测试文件和MATLAB辅助验证
目录1.算法运行效果图预览2.算法运行软件版本3.部分核心程序4.算法理论概述4.1双边滤波数学模型4.2双边滤波的特性4.3
FPGA
实现架构5.算法完整程序工程1.算法运行效果图预览将
FPGA
数据导入到
简简单单做算法
·
2024-01-19 20:54
Verilog算法开发
#
图像算法
fpga开发
图像双边滤波
verilog
AI 内容分享(七):加速计算,为何会成为 AI 时代的计算力“新宠”
目录什么是加速计算加速计算解决方案硬件GPU应用型专用集成电路ASIC现场可编程逻辑门阵列
FPGA
软件CUDAOpenCL网络加速计算应用场景生成式AI加快训练时间处理大型数据集创建复杂模型实时功能高效的计算梯度
之乎者也·
·
2024-01-19 17:51
AI(人工智能)
内容分享
人工智能
FPGA
按钮消抖实验
本章利用
FPGA
内部来设计消抖,即采取软件消抖。按键的机械特性,决定着按键的抖动时间,一般抖动时间在5ms~10ms。消抖,也意味着,每次在按键闭合或松开期间,跳过
QYH2023
·
2024-01-19 13:56
fpga开发
FPGA
引脚物理电平(内部资源,Select IO)-认知2
引脚电平TheSelectIOpinscanbeconfiguredtovariousI/Ostandards,bothsingle-endedanddifferential.•Single-endedI/Ostandards(e.g.,LVCMOS,LVTTL,HSTL,PCI,andSSTL)•DifferentialI/Ostandards(e.g.,LVDS,Mini_LVDS,RSDS,
Kent Gu
·
2024-01-19 13:25
FPGA
fpga开发
FPGA
物理引脚,原理(Pacakge and pinout)-认知3
画
FPGA
芯片引脚封装图(原理),第一是参考开发板(根据一下描述了解总览),第二是研究Datasheet.ASCIIPinoutFileZynq-7000AllProgrammableSoCPackagingandPinout
Kent Gu
·
2024-01-19 13:25
FPGA
fpga开发
FPGA
多路分频器实验
1概述在
FPGA
中,时钟分频是经常用到的。本节课讲解2分频、3分频、4分频和8分频的Verilog实现并且学习generate语法功能的应。
QYH2023
·
2024-01-19 13:22
fpga开发
FPGA
时序分析与时序约束(Vivado)
FPGA
时序分析与时序约束(Vivado)(1)内部资源(2)传输模型分析(寄存器到寄存器)(3)时序约束操作1约束主时钟2约束衍生时钟3设置时钟组(4)查看报告(1)内部资源后缀L的这个单元中,会生成锁存器查看布线定位线路
云影点灯大师
·
2024-01-19 13:40
FPGA
fpga开发
时序分析与约束
基于SpringBoot+vue的口腔管家平台设计与实现
我擅长在JavaWeb、SSH、SSM、SpringBoot等框架下进行项目开发,具有丰富的
项目经验
和开发技能。我的代码风格规范、优美、易读性强,同时也注重性能优化、代码重构等方面的实践和经验总结。
出世&入世
·
2024-01-19 10:53
java精品项目
spring
boot
vue.js
java
mysql
大学生项目实战
口腔管理平台
课程设计
编程判断输入一个文件是否为可执行文件_【正点原子
FPGA
连载】第三章Linux C编程入门-领航者ZYNQ之linux开发指南...
&id=6061601087613)全套实验源码+手册+视频下载地址:http://www.openedv.com/docs/boards/
fpga
/zdyz_linhanz.html4)对正点原子
FPGA
weixin_39976153
·
2024-01-19 02:33
《RV
fpga
:理解计算机体系结构》3.0 版本更新上线
《RV
fpga
:理解计算机体系结构》3.0版本更新上线,扫码进入官网注册申请获取。
Imagination官方博客
·
2024-01-19 00:27
南京观海微电子----Verilog流水线设计——Pipeline
1.前言在工程师实际开发过程中,可能会经常遇到这样的需求:数据从数据源端不断地持续输入
FPGA
,
FPGA
需要对数据进行处理,最后将处理好的数据输出至客户端。在数据处理过程中,可能需要一系列的处理步骤。
9亿少女的噩梦
·
2024-01-18 22:33
观海微电子
显示驱动IC
fpga开发
Altium Designer简介以及下载安装
一、AltiumDesigner简介AltiumDesigner是一款功能强大的电子设计自动化(EDA)软件,用于设计和开发PrintedCircuitBoard(PCB)和
FPGA
(Field-ProgrammableGateArray
@daiwei
·
2024-01-18 21:45
物联网
pcb工艺
基于Xilinx的Kintex-7系列XC7K325T的硬件加速卡
产品型号:B-PCIE-K7F5XILINX的Kintex-7系列
FPGA
处理器B-PCIE-K7F5是一款基于PCIExpress总线架构的高性能
FPGA
算法加速卡,该板卡采用Xilinx的高性能28nm7
打怪升级ing
·
2024-01-18 21:07
FPGA
Xilinx
Kintex-7系列
XC7K325T
硬件加速卡
光纤数据转发卡学习资料保存:基于Xilinx Kintex-7 XC7K325T 的FMC/千兆以太网/SATA/四路光纤数据转发卡
基于XilinxKintex-7XC7K325T的FMC/千兆以太网/SATA/四路光纤数据转发卡一.板卡概述本板卡基于Xilinx公司的
FPGA
XC7K325T-2FFG900芯片,pin_to_pin
hexiaoyan827
·
2024-01-18 21:35
2020
四路光纤数据转发卡
光纤数据转发卡
软件无线电处理平台
图形图像硬件加速器
XC7K325T板卡
基于Xilinx Kintex-7
FPGA
K7 XC7K325T PCIeX8 四路光纤卡 光纤PCIe卡
基于XilinxKintex-7
FPGA
K7XC7K325TPCIeX8四路光纤卡一、板卡概述板卡主芯片采用Xilinx公司的XC7K325T-2FFG900
FPGA
,pin_to_pin兼容
FPGA
XC7K410T
hexiaoyan827
·
2024-01-18 21:35
2019
光纤PCIe卡
XC7K325T光纤卡
XC7K325T软件无线电
PCIe卡
基于Xilinx Kintex-7
FPGA
K7 XC7K325T PCIeX8 四路光纤卡226
基于XilinxKintex-7
FPGA
K7XC7K325TPCIeX8四路光纤卡正在上传…重新上传取消一、板卡概述板卡主芯片采用Xilinx公司的XC7K325T-2FFG900
FPGA
,pin_to_pin
hexiaoyan827
·
2024-01-18 21:35
2020
软件无线电处理平台
图形图像硬件加速器
Net
FPGA
万兆网络
四路光纤卡
基于Xilinx K7-410T的高速DAC之AD9129开发笔记(一)
引言:从本文开始,我们介绍下项目中设计的并行LVDS高速DAC接口设计,包括DAC与
FPGA
硬件接口设计、软件设计等。
FPGA技术实战
·
2024-01-18 21:34
FPGA外设接口设计
Xinx
FPGA硬件设计
笔记
fpga开发
硬件设计
DAC
提高Xilinx
FPGA
Flash下载速度
最近在编写完
FPGA
逻辑,成功生成.bin文件后,可以通过Vivado软件进行设置,提高烧写速度。操作如下:(1)布局布线完成后,点击OpenImplementation。
FPGA技术实战
·
2024-01-18 21:04
Xinx
FPGA硬件设计
Vivado
fpga开发
硬件设计
FPGA
Xilinx
FPGA
DDR3设计(三)DDR3 IP核详解及读写测试
01.DDR3IP核概述7系列
FPGA
DDR接口解决方案如图1所示。
FPGA技术实战
·
2024-01-18 21:04
fpga开发
tcp/ip
网络协议
SOM-TLK7是一款基于Xilinx Kintex-7系列
FPGA
自主研发的核心板
核心板简介基于XilinxKintex-7系列
FPGA
处理器;
FPGA
芯片型号为XC7K325T-2FFG676I,兼容XC7K160T/410T-2FFG676I,NORFLASH256Mbit,DDR3512M
Tronlong创龙
·
2024-01-18 21:34
Xilinx
Kintex-7
Xilinx
Kintex-7
FPGA
创龙基于Xilinx Kintex-7系列高性价比
FPGA
开发板SFP+接口
处理器XilinxKintex-7系列
FPGA
处理器,芯片型号为XC7K325T-2FFG676I,兼容XC7K160T/410T-2FFG676I,高达326K逻辑单元,840个DSPSlice,硬件如下图
Tronlong_
·
2024-01-18 21:34
产品说明
关于7系列
FPGA
LVDS和LVDS_25 I/O Bank兼容问题
说明:我们在设计外设和Xilinx7系列
FPGA
互联时,经常会用到LVDS接口。如何正确的保证器件之间的互联呢?本博文整理了Xilinx官方相关技术问答,希望能给开发者一些指导。
FPGA技术实战
·
2024-01-18 21:34
FPGA
LVDS
兼容
差分信号
明德扬
FPGA
开发板XILINX-K7核心板Kintex7 XC7K325 410T工业级
MP5650核心板采用XILINX公司Kintex-7系列的XC7K325T-2FFG900I/XC7K410T-2FFG900I作为主控制器,核心板采用4个0.5mm间距120Pin镀金连接器与母板连接,核心板四个脚放置了4个3.5mm固定孔,此孔可以与底板通过螺丝紧固,确保了在强烈震动的环境下稳定运行。这款MP5650核心板能够方便用户对核心板的二次开发利用。核心板使用XILINX的KINTE
MDYFPGA
·
2024-01-18 21:03
FPGA
K7核心板
K7325T
fpga开发
开发板
FPGA
K7325T
基于Xilinx K7-410T的高速DAC之AD9129开发笔记(二)
本篇我们重点介绍下项目中
FPGA
与AD9129互联的原理图设计,包括LVDSIO接口设计、时钟电路以、供电设计以及PCB设计。
FPGA技术实战
·
2024-01-18 21:03
Xinx
FPGA硬件设计
FPGA外设接口设计
笔记
fpga开发
硬件设计
AD9129
vue3+vite+ts+pinia 后台管理项目总结
前言近期准备面试中,觉得
项目经验
这里还需要再次总结,也参考了很多jym的文章,在这里如果发现有引用且介意,请联系我VUE3+VITE+TS项目中的要点使用vue3+vite+ts构建项目基础框架,配置代码运行环境
子伟-H5
·
2024-01-18 17:15
javascript
前端
vue.js
FPGA
之 寄存器、触发器、锁存器
每个slice有8个存储元素,每个存储元素如下图所示:其中四个为DFF/LATCH,可以配置为边沿触发D型触发器或电平敏感锁存器输入上图。D输入可以通过AFFMUX,BFFMUX,CFFMUX或DFFMUX的LUT输出直接驱动,也可以通过AX,BX,CX或DX输入绕过函数发生器的BYPASSslice输入直接驱动。当配置为锁存器时,当CLK为低电平时,锁存器是透明的。另外四个为仅为DFF,它们只能
行者..................
·
2024-01-18 16:23
FPGA
fpga开发
关于安卓进阶
目前已经掌握了大部分基础知识,有独立开发
项目经验
,但是代码不够简洁,不够高级。没有养成良好的代码规范,也没有清晰的项目架构。没有很多设计模式和mvp、mvvm的代码模式。
勤息嘻嘻嘻
·
2024-01-18 14:41
上一页
8
9
10
11
12
13
14
15
下一页
按字母分类:
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他