E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
★FPGA项目经验
Modelsim SE 10.5安装教程
大学老师爱教VHDL语言,但是进入社会以后,基本都是VerilogHDL语言,简单易学,建议用Verilog来仿真与做
FPGA
工程。一、资源:Modelsim_
GBXLUO
·
2024-01-29 05:08
FPGA
fpga开发
modelsim
FPGA
硬核与软核处理器有什么区别和联系?
关注、星标公众号,直达精彩内容作者:wcc149软核处理器SOPC技术,即软核处理器,最早是由Altera公司提出来的,它是基于
FPGA
的SOC片上系统设计技术。
Hack电子
·
2024-01-29 05:33
芯片
java
大数据
linux
编程语言
quartus烧写文件pof sof jic区别
quartus烧写文件有三种格式,分别是pof,sof和jicpof是在AS模式下通过jtag写到
fpga
外挂的配置芯片中,不会掉电擦除,要不然成sram了,但是不能调试。
JingZhe_HengJing
·
2024-01-29 05:33
fpga
quartus
jtag
烧写
Quartus生成烧录到
FPGA
板载Flash的jic文件
简要说明:Altera的
FPGA
芯片有两种基本分类,一类是纯
FPGA
,另一类是
FPGA
+Soc(Systemonchip),也就是
FPGA
+HPS(HardProcessorSystem,硬核处理器),
GBXLUO
·
2024-01-29 05:02
FPGA
fpga开发
xilinx基础篇Ⅱ(2)vivado2017.4软件使用
1.打开软件,选择新建工程2.确认创建新工程3.选择创建工程名及路径4.选择创建工程类型,一般选择RTL5.选择
FPGA
芯片型号6.以下为工程概况,其中框中为选择的芯片型号,点击finish7.添加Xilinx
Roy-e
·
2024-01-29 02:00
FPGA
学习个人笔记:Vivado
应用篇
fpga开发
vivado 2018.3 烧写固化
FPGA
verilog代码以及出现的问题解决
vivado一般是与SDK同时使用的,像zynq系列,通过SDK烧写固化代码很方便,但是有的时候比如本人目前使用的是XC7K325T
FPGA
进行的开发,不会用到SDK软件,所以烧写固化代码想通过vivado
cckkppll
·
2024-01-29 02:29
fpga开发
【加速计算】从硬件、软件到网络互联,AI时代下的加速计算技术
接下来,我们将回顾和梳理常见的硬件加速器,如GPU、ASIC、TPU、
FPGA
等,以及如CUDA、OpenCL等软件
沐风—云端行者
·
2024-01-28 23:10
云计算架构
网络
人工智能
GPU
网络互联
NVlink
RDMA
从中兴事件到中美教育...
直到有一天,一位已准备入职的
FPGA
工程师告诉我,因为中兴事件的影响,他决定将芯片研究作为自己未来的职业
Linda姐
·
2024-01-28 20:53
七牛云测开一面(60min)面经
3.
项目经验
(我写了俩项目他问哪个比较熟练,我说第一个(黑马点评))问我写完了有没有做测试项目部署在哪了优惠券秒杀怎么确定解决了超卖问题压测的时
软工菜鸡
·
2024-01-28 16:17
面经
服务器
java
阿里云
设计规范
软件测试
spring
boot
关于dc综合问题
1.dc综合避免latch的产生Latch的主要危害有:1)输入状态可能多次变化,容易产生毛刺,增加了下一级电路的不确定性;2)在大部分
FPGA
的资源中,可能需要比触发器更多的资源去实现Latch结构;
heureu-x,-se
·
2024-01-28 14:52
数字前端
经验分享
ac3165 linux驱动_[干货]手把手教你用Zedboard学习Linux移植和驱动开发
部分硬件设计中需要CPU完成对电路寄存器的配置,为了完成Zedboard对
FPGA
上部分寄存器的配置功能,可以在PS单元(处理器系统)上运行裸机程序(无操作系统支持)完成和PL单元(
FPGA
部分)的数据交互功能
weixin_39616090
·
2024-01-28 13:17
ac3165
linux驱动
Clover
驱动文件夹
delphi
linux
arm
linux
can总线接收数据串口打包上传
linux
delphi
开发
linux
配置启动
nomad
【正点原子
FPGA
连载】第二十五章设备树下的LED驱动实验 摘自【正点原子】DFZU2EG_4EV MPSoC之嵌入式Linux开发指南
1)实验平台:正点原子MPSoC开发板2)平台购买地址:https://detail.tmall.com/item.htm?id=6924508746703)全套实验源码+手册+视频下载地址:http://www.openedv.com/thread-340252-1-1.html第二十五章设备树下的LED驱动实验上一章我们详细的讲解了设备树语法以及在驱动开发中常用的OF函数,本章我们就开始第一个
正点原子
·
2024-01-28 13:46
正点原子
fpga开发
linux
驱动开发
[AG32VF407]国产MCU+
FPGA
使用I2C测试陀螺仪MPU6050
视频讲解[AG32VF407]国产MCU+
FPGA
使用I2C测试陀螺仪MPU6050实验过程查看原理图中定义的I2C的管脚,PB0和PB1在board.ve中定义的引脚功能I2C0_SDAPIN_36I2C0
LitchiCheng
·
2024-01-28 13:16
fpga
单片机
fpga开发
嵌入式硬件
基于QC-LDPC编码的循环移位网络的
FPGA
实现
一、桶式移位寄存器(barrelshifter)八位桶式移位寄存器的VHDL实现如下,由于每一层结构相似,于是采用生成语句for_generate实现,使用该代码实现的RTL级分析和理论的结构一致,仿真结果也符合预期。entitybarrel_shiftisGENERIC(DATA_WIDTH:INTEGER:=8;CTRL_WIDTH:INTEGER:=3);Port(DATA_IN:INSTD
泽_禹
·
2024-01-28 13:15
通信原理
LDPC
fpga开发
信息与通信
FPGA
HDMI IP之DDC(本质I2C协议)通道学习
目的:使用KingstVIS逻辑分析仪软件分析HDMI的DDC通道传输的SCDC数据(遵循I2C协议),同时学习了解SCDC的寄存器与I2C通信协议。部分英文缩写:HDMIHighDefinitionMulti-mediaInterface高清多媒体接口DDCDisplayDataChannel显示数据通道SCDCStatusandControlDataChannel状态和控制数据通道一、资源:参
GBXLUO
·
2024-01-28 13:44
FPGA
HDMI
DDC
FPGA
----ZCU106基于axi-hp通道的pl与ps数据交互(全网唯一最详)
1、大家好,今天给大家带来的内容是,基于AXI4协议的采用AXI-HP通道完成PL侧数据发送至PS侧(PS侧数据发送至PL侧并没有实现,但是保留了PL读取PS测数据的接口)2、如果大家用到SoC这种高级功能,那大家应该对于AXI4协议已经很熟悉了,但本文侧重点为初学者直接提供可以上手的硬件实验,大佬请忽略。3、AXI4协议的基础内容:之前对于AXI4协议已经做过一些总结,但是总结的不好,下面重新进
发光的沙子
·
2024-01-28 13:44
Verilog
fpga开发
arm
硬件工程
国产
FPGA
(AG32VF407 AGRV2K)LED程序控制D3闪烁
视频讲解[AG32VF407]国产MCU+
FPGA
LED程序控制D3闪烁及演示实验过程本次测试用的源文件为E:\tech\AGM-AG32VF\sdk-release\AgRV_pio\platforms
LitchiCheng
·
2024-01-28 13:41
fpga
fpga开发
【
FPGA
】7系列
FPGA
时钟资源及时钟IP核配置 Xilinx
7系列
FPGA
时钟资源及时钟IP核配置Xilinx7系列时钟资源1.分类全局时钟,区域时钟2.7系列时钟结构ClockBackbone:全局时钟线将芯片分成左右两个时钟区域;HorizontalCenter
原地打转的瑞哥
·
2024-01-28 05:23
fpga开发
ip
FPGA
时钟资源
一:时钟分类A.外部时钟外部时钟是指时钟信号的来源是在
FPGA
芯片的外部。通常来说,外部时钟源对
FPGA
设计来说是必需的,因为一般
FPGA
芯片内部没有能够产生供内部逻辑使用的时钟信号的选频和激励电路。
燎原星火*
·
2024-01-28 05:21
fpga开发
使用 Fiddler+Linux 日志 + 数据库,搞懂3个问题,强势回怼开发!
定位分析问题的能力是测试不可或缺的,而且这个能力需要
项目经验
积累以及需要丰富的知识面才能达到的。企业需要这样的人才,因为他们需要会解决问题的人,而不仅仅是发现问题的人!
咖啡 加剁椒
·
2024-01-27 21:44
软件测试
fiddler
数据库
前端
软件测试
自动化测试
功能测试
程序人生
FPGA
学习笔记——跨时钟域(CDC)设计之单bit信号同步
FPGA
学习笔记——跨时钟域(CDC)设计 跨时钟域(ClockDomainCrossing,CDC)是指设计中存在着两个或两个以上异步时钟域,跨时钟域设计问题目前是逻辑设计者经常面临的问题,解决这类问题的方法被称为
你我山巅自相逢*
·
2024-01-27 15:33
fpga开发
学习
FPGA
中跨时钟域传数据——(1)单bit脉冲
FPGA
中跨时钟域传数据——(1)单bit脉冲亚稳态模型由快时钟传到慢时钟由慢时钟传到快时钟亚稳态模型必须在建立时间和保持时间内,数据不变化,否则会产生亚稳态。
云影点灯大师
·
2024-01-27 15:32
fpga开发
fpga
嵌入式
【数字设计】经纬恒润_2023届_笔试面试题目分享
【数字IC精品文章收录】学习路线·基础知识·总线·脚本语言·芯片求职·EDA工具·低功耗设计Verilog·STA·设计·验证·
FPGA
·架构·AMBA·书籍【数字设计】经纬恒润_2023届_笔试面试题目分享一
张江打工人
·
2024-01-27 14:08
数字芯片IC笔试面试专题
面试
verilog
fpga
芯片
fpga开发
什么是
FPGA
(现场可编程门阵列)?
现场可编程门阵列(
FPGA
)是一种半导体器件,由与可编程互连相结合的可配置逻辑块(CLB)网格构成。制造完成后,
FPGA
可以重新编程以满足特定功能或应用需求。
疯狂的泰码君
·
2024-01-27 14:36
FPGA
fpga开发
半导体
FPGA
为什么
FPGA
比 CPU 和 GPU 快?
FPGA
、GPU与CPU——AI应用的硬件选择现场可编程门阵列(
FPGA
)为人工智能(AI)应用带来许多优势。图形处理单元(GPU)和传统中央处理单元(CPU)相比如何?
疯狂的泰码君
·
2024-01-27 14:32
FPGA
FPGA
联合 Maxlinear 迈凌 与 Elitestek 易灵思 - WPI 世平推出基于
FPGA
芯片的好用高效电源解决方案
近期WPI世平公司联合Maxlinear迈凌电源产品搭配Elitestek易灵思
FPGA
共同合作推出基于
FPGA
芯片的好用高效电源解决方案。
WPG大大通
·
2024-01-27 13:52
fpga开发
大大通
芯片烧录
人工智能
单片机
面试官亲述|如何优雅地介绍自己的项目经历?
更何况,你做的项目是以月为单位算的,而面试官最多用30分钟来从你的简历上了解你的
项目经验
,所以你对项目的熟悉程度要远远超过面试官,所以你一点也不用紧张。
就要学Java
·
2024-01-27 12:55
Spring
Redis
程序员面试题
java
面试
hibernate
开发语言
mysql
上位机图像处理和嵌入式模块部署(极致成本下的图像处理)
联系信箱:
[email protected]
】目前,大家都习惯了特定的图像处理方式,要么是windows上位机来处理,要么是armsoc来进行处理,要么是
fpga
或者是nvidiagpu来对图像进行处理
嵌入式-老费
·
2024-01-27 09:54
上位机图像处理和嵌入式模块部署
图像处理
人工智能
【机组】基于
FPGA
的32位算术逻辑运算单元的设计(EP2C5扩充选配类)
个人主页:SarapinesProgrammer系列专栏:《机组|模块单元实验》⏰诗赋清音:云生高巅梦远游,星光点缀碧海愁。山川深邃情难晤,剑气凌云志自修。目录一、实验目的二、实验要求三、实验说明四、实验步骤实验一不带进位位逻辑或运算实验实验二不带进位位加法运算实验实验三带进位的加法运算实验实验四数据输入通用寄存器实验五寄存器内容无进位位左移实验实验六寄存器内容无进位位右移实验实验七32位ALU实
Sarapines Programmer
·
2024-01-27 09:48
#
【机组】单元模块实验
FPGA设计
32位算术逻辑运算单元
EP2C5扩充选配类
灵活性与适应性
关键技术和实现细节
xilinx FIFO使用总结
XilinxFIFO使用总结FIFO是我们在
FPGA
开发中经常用到的模块,在数据缓存和跨时钟域同步等都会有涉及。在实际工程使用前,我们需要熟悉掌握FIFOIP的配置过程及时序特点。
wuzhirui志锐
·
2024-01-27 03:58
fpga
订货项目表设计思路
老板提出这个需求后便让我自由发挥,所以我首先想到的就是参照电商项目设计,但是本身没有电商
项目经验
,便使用万能的搜索引擎.我首先想到订货项目表应该分为两大块,商品模块,订单模块.因为之前已经有用户模块了,
JAVA弑云
·
2024-01-27 00:50
(野火征途 Altera EP4CE10)硬件说明
本着不浪费的想法,且通过记笔记来监督自己.
FPGA
FPGA
是一种可以重构电路的芯片,是一种硬件可重构的体系结构。通过编程,用户可以随时改变它的应用场景,它可以模拟CPU、GPU等硬件的各种并行运算。
一壶浊酒..
·
2024-01-26 23:01
fpga开发
从零到一:我的软件测试开发工程师之路
没有工作经验,也没有那些招聘岗位中要求的
项目经验
。想要找到一份自己喜欢又高薪的工作,确实有一定的难度。我本身对测试有一些基础的了解,对测试工作也比较有兴趣。
软件测试大空翼
·
2024-01-26 18:13
测试工具
软件测试
自动化测试
测试开发
Xilinx 7系列
FPGA
Multiboot介绍
https://zhuanlan.zhihu.com/p/46239005在远程更新的时候,有时候需要双镜像来保护设计的稳定性。在进行更新设计的时候,只更新一个镜像,另一个镜像在部署之前就测试过没问题并不再更新。当更新出错时,通过不被更新的镜像进行一些操作,可以将更新失败的数据重新写入Flash。这样即使更新出错,也能保证设计至少可以被远程恢复。Xilinx的双镜像方案成为Multiboot。本文
非鱼知乐
·
2024-01-26 18:10
在爱尚实训能学好技术的原因
有的同学科班出身——计算机专业毕业,找工作的时候,发现好的企业都要有实习经验或者实际
项目经验
,自己这方面欠缺,所以为了提高技能学习,选择的多是java,算法这类的课程。之后都能达成进名企大厂的目标。
aishangxu
·
2024-01-26 17:07
vscode开发
FPGA
(1)---TEROS_HDL插件报错
一、TerosHDL:modelsim(vlog-66)报错Error:(vlog-66)Executionofvlib.exefailed解决办法:1.新建modelsim工程,并随意编译一个.v文件,将产生的work目录复制到modelsim安装路径下。2.再将vscode设置verilog>linting>modelsim>work的路径指定到此处。二、TerosHDL:modelsim(v
zidan1412
·
2024-01-26 12:31
FPGA
vscode
ide
编辑器
AG32VF407 AGRV2K 开发环境搭建及Jlink烧录测试
视频讲解[AG32VF407]国产MCU+
FPGA
vscode+platformio环境搭建及Jlink烧录测试环境搭建及测试参考《AG32开发环境搭建.pdf》《AG32在VSCode下的使用入门_20230423
LitchiCheng
·
2024-01-26 12:59
fpga
fpga
ag32
AG32VF407 AGRV2K 串口printf调试输出
视频讲解[AG32VF407]国产MCU+
FPGA
串口printf调试输出及演示原理图测试代码新建一个platformio工程,复制如下文件到测试工程目录下E:\tech\AGM-AG32VF\sdk-release
LitchiCheng
·
2024-01-26 12:23
fpga
fpga开发
(12)Zynq CAN控制器介绍
1.1ZynqCAN控制器介绍1.1.1本节目录1)本节目录;2)本节引言;3)
FPGA
简介;4)ZynqCAN控制器介绍;5)结束语。1.1.2本节引言“不积跬步,无以至千里;不积小流,无以成江海。
宁静致远dream
·
2024-01-26 11:55
FPGA协议与接口
【
FPGA
Verilog开发实战指南】初识Verilog HDL-基础语法
这里写目录标题VerilogHDL简介与VHDL比较VerilogHDL基础语法逻辑值关键字moduleendmodule模块名输入信号输出信号既做输入也做输出线网型变量wire寄存器型变量reg参数parameter参数localparam常量赋值方式阻塞赋值非阻塞赋值always语句assign语句算数运算符归元运算符、按位运算符逻辑运算符关系运算符移位运算符位拼接运算符条件运算符优先级if-
醉酒柴柴
·
2024-01-26 09:31
fpga开发
学习
笔记
FPGA
高端项目:Xilinx Artix7系列
FPGA
多路视频拼接 工程解决方案 提供4套工程源码和技术支持
目录1、前言版本更新说明给读者的一封信
FPGA
就业高端项目培训计划免责声明2、相关方案推荐我已有的
FPGA
视频拼接叠加融合方案本方案在XilinxKintex7系列
FPGA
上的应用3、设计思路框架视频源选择
9527华安
·
2024-01-26 07:17
FPGA视频拼接叠加融合
图像处理三件套
菜鸟FPGA图像处理专题
fpga开发
音视频
图像处理
视频拼接
图像拼接
Artix7
FPGA
高端项目:Xilinx Zynq7020系列
FPGA
多路视频拼接 工程解决方案 提供6套工程源码和技术支持
目录1、前言版本更新说明给读者的一封信
FPGA
就业高端项目培训计划免责声明2、相关方案推荐我已有的
FPGA
视频拼接叠加融合方案本方案在XilinxKintex7系列
FPGA
上的应用本方案在XilinxArtix7
9527华安
·
2024-01-26 07:42
FPGA视频拼接叠加融合
菜鸟FPGA图像处理专题
图像处理三件套
fpga开发
音视频
Zynq7020
图像处理
视频拼接
图像拼接
Xilinx
没有自动化测试
项目经验
,3个项目帮你走入软测职场!
学习自动化测试最难的是没有合适的项目练习。测试本身既要讲究科学,又有艺术成分,单单学几个API的调用很难应付工作中具体的问题。你得知道什么场景下需要添加显性等待,什么时候元素定位需要写得更加优雅,为什么需要断言这个元素,而不是另一个。你得有合适的页面控件才能练习某种操作。现在网上关于练习自动化的文章有很多,但是可以供学习使用的练习项目却非常稀缺。有的项目操作比较简单,无法达到练习各种操作的效果。有
测试店小二
·
2024-01-26 04:25
服务器
python
开发语言
dubbo
httprunner
软件测试
vivado 抓取信号:mark debug 和 ILA
目录前言一、通过添加markdebug1、进行综合2、抓取信号3、保存4、查看信号二、通过ILAIP核1.在Vivado的IP栏里添加ILA2.在需要用到的模块里例化ILA三、对比总结前言在对
FPGA
编程时
有点傻的小可爱
·
2024-01-26 03:49
FPGA
fpga开发
Zynq项目中使用ILA(内置逻辑分析仪)分析信号
HowtoputanILAintoaZynqdeviceexample.AnILAisreallyusefulwhenyouwanttoseewhatthesignalsaredoinginsidethe
FPGA
somaybeyoursimulationworksbutyoursynthesisdoesn'tandwhenyo
圆喵喵Won
·
2024-01-26 00:12
Zynq学习笔记
fpga开发
fpga
【初学者】
FPGA
中时钟和时序的概念(未完)
视频:
FPGA
Clockandtimingconceptsexplainedsimplyforbeginnersusingtwoanalogies!
圆喵喵Won
·
2024-01-26 00:42
fpga开发
fpga
学习
Zynq学习笔记:00 Vivado block diagram
v=UZ3FnZNlcWk1.新建工程,创建块设计并命名ZynqSoC由PS(ProcessingSystem)和PL(ProgrammableLogic)组成,PL相当于
FPGA
,PS相当于CPU。
圆喵喵Won
·
2024-01-26 00:41
Zynq学习笔记
学习
笔记
fpga
fpga开发
硬件知识积累 电脑设备软关机与硬关机的区别
软关机的操作:比如使用CPU的关机程序,或者使用
FPGA
断掉一些主要的电源。(注意程序这个词!!!)2.我搜索文心一言的结果软关机和硬关机在操作方式
_She001
·
2024-01-25 22:42
#
硬件知识
小器件和接口
嵌入式硬件
前端面试篇,应届生面试时被问
项目经验
不用慌,按这个步骤回答成功率高达95%
一、html51、html常见面试题2、艺术喵2年前端面试心路历程(字节跳动、YY、虎牙、BIGO)|掘金技术征文3.前端100问:能搞懂80%的请把简历给我4、前端优化二、css1.CSS基础面试题2.如何居中div?3.CSS3新特性4.清除浮动5.media媒体查询6.讲一讲Flex布局,以及常用的属性?7.BFC8.pxrememvhvw之间的区别到底是啥?9.0.5px的线10.12px
沐子李青
·
2024-01-25 22:32
BGP路由反射-数据中心IDC
项目经验
一、背景描述R1,R2,R3在AS200区域内,R1和R2,R1和R3建立OSPF,宣告接口互联.AS200区域内,R1和R2建立IBGP,R1和R3建立IBGPR2和R4建立EBGP,R3和R5建立EBGP。网络拓扑:二、故障现象R1和R2可以收到来自AS100区域R4的EBGP路由,R3上面看没有BGP路由,原因是什么?三、原因分析从R1设备上看BGP路由,可以看到来自R4通过EBGP的邻居R
OpenClouds
·
2024-01-25 14:38
网络知识
网络
上一页
5
6
7
8
9
10
11
12
下一页
按字母分类:
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他