数字IC必修之Verilog知识点——时序逻辑(sequential logic),锁存器,异步&同步触发器flipflops,N位移位寄存器,计数器,FSM三段式状态机
Flip-Flopsasynchronous(异步中CDC)synchronous(同步时钟)时钟上升沿到来后,会产生的FSMs:有限状态机在同步时钟中一般用状态机来进行控制——structuralview(FFsseparatefromcombinationallogic)——behavioralview(synthesisofsequencers)LatchwithReset第二个if没有el