倍频

Verilog设计（二）：分频电路设计

尽管大多数设计中会广泛采用厂家集成的锁相环PLL资源进行分频，倍频和相移（每个厂商Xilinx/Alter等其开发套件会提供各自的IP），但对对时钟要求不高的基本设计还是需要通过自行设计分频相移，可节省锁相环资源
风中少年01·2020-07-16 05:03

第七周 第二天 2019-12-11

resetclockconcal复位时钟控制器）2.总线总线指针（分行/列）---->AMBA（AHB（高速）+APB（外部））I指令总线D数据总线S系统总线RC震荡（内部晶振）时钟源（外部晶振）PLL锁相环（倍频分频
吴海燕_Jill·2020-07-16 03:27

CPU的前端总线跟额定频率是一样东西吗?

不一样主频=外频*倍频1.主频主频也叫时钟频率，单位是MHz，用来表示CPU的运算速度。CPU的主频＝外频×倍频系数。
jscdc_toya·2020-07-16 01:13

STM32 RCC基本原理和配置流程

系统时钟频率可以通过软件进行控制，设置分频倍频值和该计算的时钟
iceiilin·2020-07-16 00:06

stm32最小系统的定义与组成

•时钟模块——通常经ARM内部锁相环进行相应的倍频，以提供系统各模块运行所需的时钟频率输入•Flash存储模
Kattlin_gsc·2020-07-15 17:12

这18条背下来没人敢和你忽悠CPU

CPU的主频＝外频×倍频系数。很多人认为主频就决定着CPU的运行速度，这不仅是个片面的，而且对于服务器来讲，这个认识也出现了偏差。
HuiSuccess·2020-07-15 17:02

CPU 的18条

CPU的主频＝外频×倍频系数。很多人认为主频就决定着CPU的运行速度，这不仅是个片面的，而且对于服务器来讲，这个认识也出现了偏差。
孤剑·2020-07-15 16:39

这18条背下来没人敢和你忽悠CPU

CPU的主频＝外频×倍频系数。很多人认为主频就决定着CPU的运行速度，这不仅是个片面的，而且对于服务器来讲，这个认识也出现了偏差。
hayinchen·2020-07-15 14:17

飞思卡尔IIC总线

IICF（频率分配寄存器）：包含IIC波特率乘数因子（倍频）MULT和IIC时钟速率ICR,ICR包括IIC频因子和SDA保持时间，设置可参照数据手册。
ziyoulangzi019·2020-07-15 12:29

基于STC8G1K17的信号转换方案

尽快其中做了些改进，但是在控制二倍频的三角波的频率、幅值、占空比方面还是有很多的问题。
卓晴·2020-07-15 12:02

连续三天说一个事情 ： 信号转换

一个同学在微信公众号（TSINGHUAZHUOQING）中提了关于在模拟课程中的问题，即要求设计一个系统，输入一个正弦波，可以输出一个二倍频的三角波。
卓晴·2020-07-15 12:02

Linux bootloader

2、boot阶段：（1）关闭影响cpu正常执行的外设比如说：看门狗、中断（2）初始化时钟包括倍频、分频（3）初始化内存控制器DDRAM验证内存，往里边写一个数值，然后再读出来，如果读出的正确，内存可以正常使用
weixin_30680385·2020-07-15 03:07

vivado三种常用IP核的调用

今天介绍的是vivado的三种常用IP核：时钟倍频（
雷凌峻毅·2020-07-14 18:19

vivado IP核调用

在开发PL时一般都会用到分频或倍频，对晶振产生的时钟进行分频或倍频处理，产生系统时钟和复位信号，下面就介绍一下在vivado2017.3中进行PL开发时调用IP的方法。
lance_zliang·2020-07-14 13:45

STM32单片机PWM输出测试

输出测试本文博客链接:http://blog.csdn.net/jdh99,作者:jdh,转载请注明.环境：主机:XP开发环境:MDK4.23MCU:STM32F103CBT6说明:使用内部8M晶振，倍频到
iteye_7514·2020-07-14 12:57

FPGA（六）：FPGA与modelsim联合仿真之PLL分频和倍频

有时候我们需要不同频率的时钟信号，而fpga本身是不能产生这些信号的，这时候就需要使用到fpga的IP核来生成，下面使用fpga与modelsim的联合仿真来展示。如：原信号为100MHz，现在想利用IP核生成50MHz和150MHz的信号主程序moduleip_filetest(inputclk,inputareset,outputclk50,outputclk150,outputlocked)
简一cce·2020-07-13 12:28

频谱、能谱、功率谱、倍频程谱、1/3 倍频程谱

在做声学信号处理时经常会遇到下面几个概念：能谱、功率谱、倍频程谱、1/3倍频程谱。这些概念有区别也有联系。大家谈论问题时经常将其中一些概念混用。最近有点时间，我将这几种术语做一个梳理，记录在这里。
liyuanbhu·2020-07-13 07:02

超频软件

一、CPU超频软件提高CPU的外频和倍频，超额频率使用，的确会带来性能上的可观提升，不过超频也不是一件简单的事，除了需要监视CPU的温度，风扇的转速等，还需要系统优化工具，以发挥整个计算机系统的能力。
骑猪逛街·2020-07-12 15:50

LTspice仿真命令

交流扫描命令.ac参数1：扫描方式（oct八倍频dec十倍频lin线性扫描）参数2：扫描数参数3：起始频率参数4：终止频率交流小信号分析，电源设置为小信号示例.acdec1001100K直流扫描命令.dc
若水千点·2020-07-12 12:52

笔记本CPU科普

笔记本电脑CPU后缀：U代表低电压节能HQ代表标准电压HK代表移动端超频X代表高性能Q代表至高性能Y代表超低电压K代表不锁倍频一般而言：笔记本电
是Jonathan·2020-07-11 16:59

041_AUTOSAR学习笔记_时钟配置

现在的系统时钟参数已经是150M，但是报错，主要原因是各种分频器、倍频器的寄存器配置出了问题。先顺着文档
grey_csdn·2020-07-11 06:18

目前几种常用的脑机接口范式

SSVEP是一种通过向subject呈现以一定频率快速闪烁的刺激块，然后在头皮上记录到与刺激频率倍频相同的稳态脑电响应。如上图所示，给s
Irving_ニン·2020-07-10 21:04

题目汇总（模电课堂设计）

文章目录题目汇总`（模电课堂设计）`1、音响放大系统2、双工对讲机3、电压频率变换器4、函数信号发生器5、OCL功率放大器6、电冰箱保护电路设计7、多功能锯齿波发生器的设计8、多路直流稳压直流电源9、倍频电路与分频电路的设计
行走的皮卡丘·2020-07-09 09:04

《程序员的自我修养》第一章 温故而知新

后来CPU的频率提高了，CPU改使用倍频的方式与系统总线进行通信。后来随着图形芯片需要跟CPU和内存之间大量交换数据，设计了专门的北桥芯片。低速设备连接南桥芯片，再汇总连接到北桥。
对面『胶己人』·2020-07-09 05:14

[转载]忽悠CPU

CPU的主频＝外频×倍频系数。很多人认为主频就决定着CPU的运行速度，这不仅是个片面的，而且对于服务器来讲，这个认识也出现了偏差。1.主频主频也叫时钟频率，单位是MHz，用来表示CPU的运算速度。
westuser·2020-07-09 00:25

阅读部分鸟哥linux私房菜章节的读后感

外频指的是CPU与外部组件进行数据传输时的速度，倍频则是CPU内部用来加速工作性能的一个倍速，两者相乘为CPU的频率速度。CPU能够处理的数据量称为字长，分为32和64位。
weixin_43873355·2020-07-08 22:55

STM32 RCC时钟 初学笔记

SystemInit固件库函数系统时钟的时钟源系统时钟来源可以是HSI内部晶振（上）、HSE外部晶振（下）、（中间）PLL锁相环时钟（由（HSI/2或HSE）经过倍频所得）。
谢嘉敏·2020-07-08 14:00

matlab 画波特图

由于我不想用matlab的bode()函数，所以就想自己写一下简单的bode()函数；碰到的第一个问题是：十倍频程的横坐标怎么形成？我查了一下发现有一个函数是logspace()，它的说明是这样的。
百年不孤独·2020-07-08 11:06

[计算机组成原理]计算机系统性能评价

文章目录一、非时间指标1、机器字长：指机器一次能处理的二进制位数2、总线宽度：数据总线一次能并行传送的最大信息的位数3、主存容量与存储带宽二、时间指标1、主频f/时钟周期T，外频、倍频2、CPI（ClockcyclesPerInstruction
shiawaseli·2020-07-08 05:59

信号转换问题 | 模拟电路解决方式

最早在5月20日，有同学在公众号里发送来一个波形的转换与信号处理问题，是将输入的正弦波转换成两倍频、占空比可调、幅度可调的三角波形。
卓晴·2020-07-06 13:13

波形的转换与信号处理

设计一个系统，输入一个特定频率和幅值的正弦波，输出一个二倍频且幅值、占空比可调的三角波。
卓晴·2020-07-06 13:12

STM32 五个时钟源HSI、HSE、LSI、LSE、PLL 如何识别

⑤PLL为锁相环倍频输出，其时钟输入源可选择为HSI/2、HSE或者HSE/2。倍频可选择为2~16倍，但是其输出频率最大不得超过72M
zhuimeng_ruili·2020-07-06 13:29

Xilinx Spartan-6 使用 PLL IP 核

PLL(PhaseLockedLoop)：为锁相回路或锁相环，是常常用到的IP，用来统整合时脉讯号，能够以输入的基准时钟信号为基础，输出分频或者倍频的信号，以供芯片内部多个模块的使用（不同的时钟）。
爱洋葱·2020-07-06 12:25

PLL时钟输出到普通I/O口的办法

最近在搞PLL的时候，遇到PLL倍频输出的时钟不能直接连接到普通IO的问题。
baihengpei·2020-07-06 08:50

STM32串口打印输出乱码的解决办法

很多STM32开发板都是使用的8M晶振，这个也是ST官方推荐的晶振频率，而且固件库默认是8M频率，倍频系数9。而uFUN开发板的晶振是和CH340共用一个12M晶振。
whik1194·2020-07-06 07:27

STM32最小系统完整组成

2.OSC32_IN与OSC32_OUT这是给系统提供主频的，经过倍频后给MPU使用。在stm32f103中，指定了为32k。实际使用的是32.768k。3.XTAL_IN与XTAL_OUT。
时间之里·2020-07-06 05:49

Raspberry PI 2上的802.11ac网卡驱动编译

考虑了一下，5.8G的频段虽然相对2.4G穿透能力更低，但是现阶段5.8G更干净，并且5.8G与2.4G没有倍频关系，不容易互相干扰（1.2G的图传就会干扰2.4G的控）。
weixin_33857230·2020-07-05 23:02

RBW & VBW-解析带宽与视频带宽(转)

解析带宽与视频带宽(转)zz:http://blog.sina.com.cn/s/blog_4704bf240100hscj.html频谱分析之步骤由傅利叶(Fourier)级数得知，凡是周期性的讯号均可用倍频的正弦波来表示
宵蓝·2020-07-05 20:36

锁相环PLL（Phase Locked Loop）

锁相环PLL目前我见到的所有芯片中都含有PLL模块，而且一直不知道如何利用PLL对晶振进行倍频的，这次利用维基百科好好的学习了下PLL的原理。
desperatedesperate·2020-07-05 18:37

GBP增益带宽积

增益带宽积GBP（GainBandwithProduct）一般指电压反馈运放的一个特征参数，定义为在某频率下测量的开环电压增益与测量频率的乘积，其单位为Hz(见图1以20dB每10倍频线性下降的部分，其中开环电压增益
时光-易逝·2020-07-05 16:10

关于有源晶振倍频干扰的问题

经过多人多天的战斗最终锁定到音频晶振的干扰引起的，然后通过倍频干扰到很宽的频段，这里的频段测试范围设定是1.1GHz~1.7GHz。
sean_dw·2020-07-05 15:20

CPU后缀字母性能

Intel桌面级CPUK代表此款CPU是不锁倍频的，是可以超频的，用户可以通过超频来提升CPU性能（需要搭配可超频的主板）。X：intel带X的CPU很少，是extreme，也就是代表着“极限“。
选择了就不后悔·2020-07-05 09:31

stm32 为什么有二个晶振

2个晶振，一个是HSE，常用外部高频，PLL倍频用，常为8MHz。另一个为外部低频晶振，也称时钟晶振，计时用，或系统待机或低功耗时用，为32.768KHz。
红了芭蕉，绿了樱桃：)·2020-07-05 08:36

Verilog通过锁相环实现倍频,分频,相位偏移

PLL对时钟网络进行系统级的时钟管理和偏移控制，具有时钟倍频、分频、相位偏移和可编程占空比的功能。
浮若于心·2020-07-05 07:28

FPGA开发（四） PLL实验

本次我们来学习FPGA的PLL，PLL(PhaseLockedLoop)俗称锁相环，在很多的单片机中都有，它主要的目的是为了实现倍频和分频，因为我们系统运行的主频率是固定的，如果我们需要其他的频率，那么就需要超频或者降频
Always Sun·2020-07-05 05:05

xilinx时钟问题 IBUFG

xilinx时钟问题之前用altera没有什么问题，都是直接连接上的，我在XILINX平台上做DDR2，需要200m的时钟信号，我就用DCM倍频了一个，直接接在DDR2的ipcore上面，出现了如下错误
qishi2014·2020-07-05 02:58

I.MX6U 的时钟系统 和 主频设置

7路PLL时钟源ARM_PLL（PLL1）此路PLL是供ARM内核使用的，ARM内核时钟就是由此PLL生成的，此PLL通过编程的方式最高可倍频到1.3GHz。
monkea123·2020-07-05 00:39

新手的第一块基于FPGA的设计-脉冲信号发生器---2

PCB版的设计1.先说说信号发生器的要求实现脉冲信号峰值电压10V，脉宽可调，周期可调（通过usb转串口通信）按我们的要求脉宽和周期调节的最小单位是5ns，现在买的晶振是50mhz的，通过fpga倍频到
liqy2088·2020-07-04 22:55

旋转设备故障诊断轴心轨迹分析

轴心位置分析：1、轻微不对中,轴心轨迹则呈椭圆形;2、在不对中方向上加一个中等负载,轴心轨迹变为香蕉形;3、严重不对中故障会使转子的轴心轨迹图呈现外“8”字形,这种具有8字形的轴心轨迹,一般表现为二倍频或四倍频的成分较大
ghevinn·2020-07-04 16:16

关于分频和倍频（转）

百度知道中关于分频倍频的解释"分频"是说通过分频电路,将输入信号的频率进行降低后再输出.经过处理后,输出的信号频率如果是输入信号频率的1/2,叫2分频率;1/3,叫3分频;1/n,叫n分频;分频电路一般可以用数字电路来完成
fuyjlu·2020-07-04 16:06
上一页 4 5 6 7 8 9 10 11 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他