倍频

微型计算机48MHz辐射超,【工程师实战】一个晶振引发的EMI超标问题就这样解决了...

其中超标频点恰好都是12MHZ的倍频，而分析该机器容易EMI辐射超标
weixin_39923157·2023-02-01 11:46

1、RH850时钟源及配置

(lowspeedintosc)PLL倍频器。Note1.外部副晶振只有144pinand176pin产品有。时钟源如下图：隔离时钟域（ISOClockdomains）是可以关闭的时钟系统。
cc ²ᶜ·2023-01-26 10:17

【一文读懂】如何用编码器测速

文章目录前言一、AB相编码器计数原理四倍频二、要用到的一些参数编码器参数电机参数轮子参数计算三、代码如下（更契合原理的代码）四倍频的代码（更新）前言详解编码器测速原理及实现参考csdn一、AB相编码器计数原理适用于霍尔编码器和带光栅的光电编码器编码器样子让遮挡与透过形成高低电平的脉冲此图为
荒野火狐·2023-01-26 06:26

rtthread stm32f4 pwm1频率设置异常

实际值是设定值的2倍通过排查发现函数tim_clock_get()中，只有TIM91011才会*pclk2_doubler查询函数pclkx_doubler_get()可知pclk2_doubler是APB2总线的倍频数
其渊·2023-01-23 07:09

AIR32F103(八) 集成Helix MP3解码库播放MP3

合宙AIR32F103CBT6开发板上手报告AIR32F103(二)Linux环境和LibOpenCM3项目模板AIR32F103(三)Linux环境基于标准外设库的项目模板AIR32F103(四)27倍频
IOsetting·2023-01-19 14:39

AIR32F103(四) 27倍频216MHz,CoreMark跑分测试

合宙AIR32F103CBT6开发板上手报告AIR32F103(二)Linux环境和LibOpenCM3项目模板AIR32F103(三)Linux环境基于标准外设库的项目模板AIR32F103(四)27倍频
IOsetting·2023-01-18 17:13

【DSP-F28335】时钟及控制系统

自定义系统时钟1）F28335时钟来源2）自定义系统时钟如果想要自定义系统时钟频率，只需要修改DSP28_DIVSEL和DSP28_PLLCR的数值其中初始化时钟频率为30MHZ，DSP29_PLLCR为倍频
苏格拉底似的潜龙·2023-01-13 18:08

总声压级计算与1/3倍频程声压级计算

废话少说，建议想看懂我这篇博客的先认着找资料研究一下什么是1/3倍频程，以及声压级计算的基本公式。在计算1/3倍频程的声压级时，要搞清楚傅里叶变换的来世今生，目的是使频域的幅值精确对应上。
振动信号研究所·2023-01-13 06:48

可视化滤波器fvtool

（1）首先创建一个倍频滤波器组对象；octFiltBank=octaveFilterBank;fvtool(octFiltBank);可以画出每一个滤波器幅值响应曲线，如
qq-120·2023-01-10 08:39

毫米波雷达的硬件架构与射频前端

文章架构目录说明文章架构一、雷达原理与系统概述二、射频前端构成与理解2.1本振(波形产生器)2.2倍频器2.3功分
墨@#≯·2023-01-08 18:19

编码器的使用

首先来看一下增量式编码器的输出信号和它的信号倍频技术。
一禅的师兄·2023-01-07 14:50

【模电】0007 有源滤波器2（二阶有源滤低通波器）

上一节我们讲的一阶有源滤波器，在对数坐标系上，其阻带内的衰减是20dB/十倍频程；如果想要更好的衰减效果，需要用更高阶的滤波器。
xiaobaibai_2021·2023-01-04 21:28

三种基于稀疏成像的RCS测量算法思想

1.基于三维稀疏成像的RCS测量方法算法思路：1.先设置初始参数；2.原始回波数据进行脉冲压缩，得到距离向矩阵；3.对距离向回波数据（脉冲压缩后的数据）进行K倍频域升采样；3.1提取距离向数据矩阵的纵向量
contra1984·2022-12-28 18:24

GD32单片机超频344Mhz（GD32F350）跑分Coremark

简介之前买的GD32F350G8U6在测试的时候发现超频性能不错，可以在8Mhz的晶振下PLL倍频43倍，超频到344Mhz，遂尝试了一下移植跑分。由于这个型号没有CK_OUT引脚，所以可惜了。
你要写卓·2022-12-28 14:01

语音信号处理2 ----- 预处理

元音能量主要集中在1KHz以下，并且以6dB/十倍频的速度下降。辅音一般不引起声带振动，频率更高。其中口唇辐射对低频影响比较小，但是对高频段影响比较大，预
GFward·2022-12-23 13:23

笔记本变慢,CPU主频上不去的终极解决方案。

1.睿频能达到3.9Hz2.倍频数可以跳到最大频率40。3.CPU的频率4.跑分。2.原来的样子倍频在x4，上也上不去。不正常。各个CPU的频率在700-899之间。不正常。3.解决办法。
柳暗花明、又一春·2022-12-22 08:08

**STM32F103ZET6单片机内部资源**

3.6V电源和IO电压(2)上电复位，掉电复位和可编程的电压监控(3)强大的时钟系统4-16MHZ的外部告诉晶振内部8MHZ的告诉RC振荡器内部40KHZ低速RC振荡器，看门狗时钟内部锁相环（PLL，倍频
SupremeNO.1·2022-12-19 16:35

imx6ull ccm时钟体系

为了满足这些需求，芯片将时钟源信号进行稳定、倍频、分频、分发以及屏蔽（gate）等操作，产生不同频率的时钟信号。这些时钟信号和它们的管理电路构成了芯片的时钟体系，驱动着各种各样的功能模块协同工作。
risc_luck·2022-12-17 16:01

fpga实操训练（锁相环pll）

这个时候就需要对时钟进行倍频，或者分频处理。fpga上面配置pll非常简单，就算不懂得pll的实现原理，也完全也不影响自己的使用。为了验证pll有没有成功，我们可以通过
嵌入式-老费·2022-12-15 15:07

【Vivado】clock ip核的使用

1、绪论Clock在时序逻辑的设计中是不可或缺的，同时对于Clock的编写和优化也能体现一个FPGA工程师的技术水平，Clock的分频，倍频在设计项目时都有可能用到，对于分频，可以通过代码的方式进行实现
想学fpga的小猪同学·2022-12-15 08:10

语音信号处理：预处理【预加重、分帧、加窗】

元音能量主要集中在1KHz以下，并且以6dB/十倍频的速度下降。辅音一般不引起声带振动，频率更高。其中口唇辐射对低频影响比较小，但是对高频段影响比较大，预加重就是为了消除这种影响，提升高频分量。
u013250861·2022-12-13 09:27

verilog实现半整数分频（简单版）

一、上代码`timescale1ns/1ps///moduleCLK_DIV_HALF#(parameterMultiple=7//Multiple表示的是倍频*2。7表示是3.5倍分频。)
松花江路2600号·2022-12-09 19:10

verilog实现分频（奇数分频，偶数分频，且50%占空比，通用版本）

一、上代码`timescale1ns/1ps//moduleCLK_DIV_ODDandEVEN50P#(parameterMultiple=11//Multiple表示的是倍频倍数。)
松花江路2600号·2022-12-09 19:40

[激光原理与应用-25]：《激光原理与技术》-11- 激光产生技术-非线性技术之激光倍频、非线性晶体CLBO、BBO、LBO

目录第1章什么是激光倍频1.1什么是激光倍频1.2激光倍频的好处第2章激光倍频的基本原理2.1基本原理2.2倍频的条件2.3分类第3章倍频晶体3.1BBO，LBO晶体3.2CLBO（六硼酸铯锂）晶体第1
文火冰糖的硅基工坊·2022-12-01 23:01

数字媒体声音设计 第二章 声学基础知识

声音的分类1.5乐音的起振、稳态、衰减三阶段2声音的产生和传播3声波的描述3.1描述声波的基本物理量3.2声音的物理量度3.2.1声压与声压级3.2.2声强与声强级3.2.3声功率与声功率级3.2.4频程和倍频程
日天家的猫·2022-11-30 10:43

FPGA时钟IP核Demo

时钟IP核对输入的时钟进行时钟分频、倍频、相位偏移MMCM(混合模式时钟管理)和PLL(锁相环)内部的时钟资源PLL的全称是PhaseLockedLoop，锁相环，反馈控制电路PLL对时钟网络进行系统级的时钟管理和偏移控制
暴风雨中的白杨·2022-11-26 00:00

AIR32F103(六) ADC,I2S,DMA和ADPCM实现的录音播放功能

合宙AIR32F103CBT6开发板上手报告AIR32F103(二)Linux环境和LibOpenCM3项目模板AIR32F103(三)Linux环境基于标准外设库的项目模板AIR32F103(四)27倍频
IOsetting·2022-11-24 20:13

AIR32F103(五) FreeRTOSv202112核心库的集成和示例代码

合宙AIR32F103CBT6开发板上手报告AIR32F103(二)Linux环境和LibOpenCM3项目模板AIR32F103(三)Linux环境基于标准外设库的项目模板AIR32F103(四)27倍频
IOsetting·2022-11-21 08:40

模拟电路设计（29）---几种典型模拟滤波器

上限频率之前的幅度变化接近于0dB，之后幅度按斜率-20dB/十倍频。2、相位从0.1f处的0度滞后到10f处的90度滞后。
diudiulala·2022-11-20 10:57

ARM Cortex m3 / Tricore 关于时钟和时钟树

时钟源OSC晶体振荡器，简称晶振，其作用在于产生原始的时钟频率，这个频率经过频率发生器的倍频或分频后就成了MCU中各种不同的总线频率。
dengjingg·2022-11-13 09:46

基频，倍频，基波，谐波，基音，泛音

基频，倍频，基波，谐波这是信号处理领域常常见到的名词，也容易产生概念混淆，所以我们梳理巩固一下。
BarbaraChow·2022-09-15 22:03

基于 Cyclone IV 在 Quartus 中配置 IP 核中的 PLL、RAM 与 FIFO 的详细步骤及仿真验证

FIFO的详细步骤目录一、配置PLL1.1参数配置1.2仿真测试二、配置RAM2.1参数配置2.2仿真测试三、配置FIFO3.1参数配置3.2仿真测试一、配置PLL在我看来哈，PLL的作用就是将输入时钟通过倍频
可乐有点好喝·2022-08-20 15:14

(一) CPU 性能测试 （压力）

目录一CPU性能指标1、主频2、外频3、倍频系数4、前端总线频率5、位和字长6、缓存7、cpu指令集8、内核和电压9、制造工艺二密集型进程三模拟大量进程一CPU性能指标1、主频也就是CPU的时钟频率，简单地说也就是
IForFree·2022-08-04 03:03

stm32g4 下载算法_难道STM32G4芯片的主频才到80MHz?

当然这个170MHz的频率要经过PLL倍频产生。不管选用内部时钟源还是外部晶振，只要配置成170MHz,芯片肯定会复位。
weixin_39610422·2022-07-18 19:26

从底层结构开始学习FPGA----MMCM与PLL

PLL对时钟网络进行系统级别的时钟管理和偏移控制，具有时钟倍频、分频、相位偏移和可编程占空比的功能。MMCM是混合模式时钟管理器，相当于能够进行精准相移的PLL。
孤独的单刀·2022-07-15 16:09

合宙AIR105(二): 时钟设置和延迟函数

芯片支持使用内部振荡源,或使用外置12MHz晶体*芯片上电复位后ROMboot启动过程基于内部12MHz的振荡器*芯片内部集成的12MHz振荡源精度为±2%,精度一般*使用外置12MHz晶体,需要软件切换*经过PLL倍频后为系统提供输入
Milton·2022-06-18 14:00

微处理器性能简介（8086）

微处理器性能简介**微处理器职能：**执行各种运算和信息处理，控制各个计算机部件自动协调地完成系统规定的各种操作典型微处理器的主要性能指标**主频：**微处理器的时钟频率；外频：系统总线的工作频率；**倍频
卓亦苇·2022-05-29 12:00

STM32应用(九)编码器及其测速原理、L298N电机驱动控制编码器电机

2.4编码器倍频原理3.控制编码器电机（PWM模式）3.1电机介绍3.2M法测速（很重要！！！！）
三木今天学习了嘛·2022-05-23 21:39

msp432p401r 编码器电机程序

外部中断采集脉冲编码器的AB相会输出方波，因为432p系列没有编码器模式，所以我们采用外部中断去获取脉冲值，下面贴上程序（采用了四倍频技术）四倍频技术这里要注意的是连线，连线图如下，原理就是把两个IO口通
星海中的绿洲·2022-05-23 21:02

linux

计算机组成中的cpu、总线、内存的频率是指什么意思cpu、总线、内存都各自有频率cpu频率是指cpu每秒能进行多少次的工作，比如3GHz表示每秒可以进行3*10的9次方次工作，cpu频率细分为外频和倍频
·2022-04-29 10:08

LPC2148的时钟配置

1，时钟结构Fosc是外部晶振时钟；Fcco是PLL倍频之后的时钟；CCLK是PLL输出时钟，也是处理器的运行时钟；PLL0是处理器运行和UART0使用PLL1是USB使用，要求必须48MHz，要求外部晶振时钟必须是
zhengyad123·2022-04-09 06:29

基于Labview平台的滚动轴承故障分析与噪声评价系统

基于Labview平台的滚动轴承故障分析与噪声评价系统，功能包括时域分析，FFT分析，细化谱分析，谐波分析，倍频程，特征频率计算，噪声评价等功能
信号处理-数据分析·2022-03-16 18:39

麦克纳姆轮、TB6612电机驱动、PID电机控制和编码器

目录麦克纳姆轮麦克纳姆轮平移原理麦克纳姆轮运动学分析TB6612直流电机驱动直流电机的原理减速器TB6612电机驱动电机接线说明编码器编码器原理四倍频程序实现数据离散化PID控制PID控制原理3个组成单元调整
Naiva·2022-03-16 10:53

计算机组成原理学习笔记第1章 1.2——计算机系统性能评价

计算机系统性能评价目录计算机组成原理学习笔记第1章1.2——计算机系统性能评价0️⃣思维导图(自制)①思维导图下载②图示1️⃣非时间指标①机器字长②总线宽度③主存容量与存储带宽a.主存容量b.存储带宽2️⃣时间指标①主频f/时钟周期T,外频、倍频
Code_流苏·2022-03-10 07:56

STM32最小系统｜CSDN创作打卡

晶振：一般选择8MHZ方便倍频复位电路该开发板为低电平复位，区别
让记忆定格1024·2022-03-06 05:30

直流电机与PID——编码器电机使用（一）

直流电机与PID学习文章目录直流电机与PID学习前言一、直流电机原理二、编码器电机1.减速器作用2.编码器电机接线3.编码器原理4.四倍频技术5.单片机采集编码器数据三、TB6612FNG驱动前言编码器电机与电机驱动
我与nano·2022-03-05 09:50

Wi-Fi DFS与TPC介绍

AutoDFS:（AutoDynamicFrequencySelection）WiFi802.11a/n/ac/ax，在5GHz的频率中，部份频率会与军方的雷达倍频频率相同，因此在军方优先，民间
耗子0_0·2022-02-26 16:00

2018-12-04 stm32 的SDIO的研究（一）

下图是描述了SDIO的结构图：由此图可以得知SDIO_CK时钟线是依靠PCLK2和SDIOCLK两个时钟的操作其中PCLK2是APB2的时钟SDIOCLK是经过锁相环倍频以后得到的时钟。注意
weizhongshi·2022-02-18 08:03

大型工业设施的辐射噪声控制方法概论

这些设施内的多个大中型机械和电力设备在生产和运行的过程中，因机械振动产生的低频噪声及其倍频谐波噪声不仅影响着设施内的工作人员，也因噪声向四周辐射从而影响了周边
瑶声科技·2022-02-09 07:05

数字电路设计: FPGA实现倍频

Verilog实现倍频这篇博客讲怎么用D触发器和同或门组成的倍频器，并用Verilog实现验证；1.原理：CLK时钟要想实现倍频，那么CLK每变化一次，对应的CLK_out就必须变化两次；因此采用D触发器
皮皮宽·2022-02-04 16:04
上一页 1 2 3 4 5 6 7 8 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他