E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
分频
自适应滤波器4-最小均方LMS法(未完)
传统信号处理的作用,往往是在频域上对某部
分频
段的信号进行增强,或者是对某部
分频
段的信号进行衰减,又或者兼而有之,它是对确定信号的一种信号处理,数字滤波器在这里面起到了关键的作用。
禾刀围玉
·
2022-08-01 10:21
现代信号处理
自适应滤波器
随机梯度下降
LMS
9.19 verilog学习
(例如
分频
等)13:FPGA设计中如何实现同步时序电路的延时?14:FPGA中可以综合实现为RAM/ROM/CAM的三种资源及其注意事项?15:Xilinx中与全局时钟资源和DLL
季磊
·
2022-07-25 14:50
断情绝性
fpga学习目录
【开源】STM32F407-定时器实验教程 ——疯壳·ARM双处理器开发板系列
目录第一节定时器介绍第二节定时器常用寄存器介绍第三节实验第四节实验现象第一节定时器介绍STM32F407的通用定时器包含一个16位或32位自动重载计数器,该计数器由可编程预
分频
器驱动。
fengke.club
·
2022-07-17 18:10
单片机
从底层结构开始学习FPGA----MMCM与PLL
PLL对时钟网络进行系统级别的时钟管理和偏移控制,具有时钟倍频、
分频
、相位偏移和可编程占空比的功能。MMCM是混合模式时钟管理器,相当于能够进行精准相移的PLL。
孤独的单刀
·
2022-07-15 16:09
【3】7系列FPGA结构
fpga开发
嵌入式
IP核
PLL
MMCM
【问天Block】STC15单片机PWM输出讲解
以PCA三路PWM输出范例参考PWM频率调节下面的函数是对时钟的
分频
,决定PWM的工作频
perseverance52
·
2022-07-15 07:01
单片机
STC15
PWM输出
STM32F1PWM输入捕获
PWM配置代码如下://PWM输出初始化//arr:自动重装值//psc:时钟预
分频
数voidTIM3_PWM_Ini
崖tt
·
2022-07-11 13:11
stm32
嵌入式
stm32关于通用定时器的周期、频率计算公式
以下内容针对正点原子的定时器中断实验定时器时基单元包含:●计数器寄存器(TIMx_CNT)●预
分频
器寄存器(TIMx_PSC)——该寄存器用设置对时钟进行
分频
,然后提供给计数器,作为计数器的时钟。
胶囊咖啡
·
2022-07-11 13:10
STM32
stm32
mcu
stm32配置SPI(读取ICM20602陀螺仪数据)
1、和前面一样配置一个C8T6的工程,然后开启SPI,配置成全双工模式,然后这里注意SPI通讯速率,这个陀螺仪最大是10MHz,然后这个SPI2挂在36MHz的时钟上,所以设置4
分频
,时钟变成了9MHz
朽木白露
·
2022-07-07 14:26
#
stm32
STM32之三种定时器的不同功能
配置定时器定时器分类(STM32F103RCT6)定时器相关结构①时钟源定时器时钟TIMxCLK,即内部时钟CK_INT,经APB1预
分频
器后
分频
提供,如果APB1预
分频
系数等于1,则频率不变,否则频率乘
Swiler
·
2022-07-06 18:06
stm32
stm32
单片机
arm
STM32 HAL 定时器详细篇(计数、PWM、输入捕获)
l16位的向上、向下、向上/向下(中心对齐)计数模式,支持自动重装载l16位的预
分频
器l每个定时器都有多个独立通道,每个通道可用于*输入捕获*输出比较*PWM输出*单脉冲模式l高级定时器还可以产生互补输出
东小东博客
·
2022-07-06 18:04
STM32
STM32定时器配置
时钟来源计数器时钟可以由下列时钟源提供:·内部时钟(CK_INT)·外部时钟模式1:外部输入脚(TIx)·外部时钟模式2:外部触发输入(ETR)·内部触发输入(ITRx):使用一个定时器作为另一个定时器的预
分频
器
熊已出没
·
2022-07-06 18:34
嵌入式技术
stm32
单片机
mcu
嵌入式硬件
arm
2.[STM32]高级定时器(TIM1&TIM8)
STM32F103有两个高级定时器,分别是TIM1和TIM8;高级控制定时器(TIM1和TIM8)由一个16位的自动装载计数器组成,它由一个可编程的预
分频
器驱动。
依点_DW
·
2022-07-05 07:24
STM32
c语言
stm32
开发语言
【FPGA教程案例8】基于verilog的
分频
器设计与实现
---------1.软件版本vivado2019.22.本算法理论知识和Verilog程序在实际FPGA开发过程中,系统的时钟clk往往较大,而实际所需要的时钟频率较低,那么需要将系统时钟的频率进行
分频
fpga和matlab
·
2022-07-04 08:05
★教程2:fpga入门100例
fpga开发
FPGA教程
verilog
分频器
STC8H开发(十二): I2C驱动AT24C08,AT24C32系列EEPROM存储
2.7V),在1.8V时频率会降到100KHz,STC8H系列的主频基本上从24MHz起步,甚至直接运行在36.864MHz上,I2C总线的频率是基于FOSC计算的,在最初的调试阶段,务必设置一个较大的预
分频
Milton
·
2022-07-04 05:00
2021秋招IC验证面经-华为/英伟达/兆易创新/ZeKu
现场写一个三
分频
电路代码。华为二面技术面:一直问项目,问的很细,只有自己做过才能答上来,问到你解释不了为止。选择验证的原因是什么,验证的工作设计工程师也可以
验证攻城狮
·
2022-06-29 10:13
面试
systemverilog
前端
【数字IC】深入浅出理解SPI协议
SPI协议什么是SPI协议什么是全双工通信协议SPI的信号线SPI的连接方式多NSS形式菊花链形式SPI可配置变量时钟极性(CPOL)时钟相位(CPHA)CPOL和CPHA组合出四种情况数据大小波特率
分频
系数其他参数写在最后其他协议解读什么是
myhhhhhhhh
·
2022-06-29 10:10
#
SPI协议
fpga开发
verilog
芯片
硬件架构
fpga
【数字IC手撕代码】Verilog奇偶校验|题目|原理|设计|仿真
快速导航链接如下:奇数
分频
偶数
分频
半整数分批小数/分数
分频
序列检测器模三检测器饮料机异步复位,同步释放边沿检测(上升沿,下降沿,双边沿)全加器,半加器格雷码转二进制单bit跨时钟
myhhhhhhhh
·
2022-06-29 10:09
数字IC手撕代码
fpga开发
verilog
硬件架构
fpga
面试
【数字IC手撕代码】Verilog伪随机数生成器|线性反馈移位寄存器|题目|原理|设计|仿真
快速导航链接如下:奇数
分频
偶数
分频
半整数分批小数/分数
分频
序列检测器模三检测器饮料机异步复位,同步释
myhhhhhhhh
·
2022-06-29 10:09
数字IC手撕代码
fpga开发
verilog
fpga
芯片
面试
【数字IC手撕代码】Verilog同步FIFO|题目|原理|设计|仿真
快速导航链接如下:奇数
分频
偶数
分频
半整数分批小数/分数
分频
序列检测器模三检测器饮料机异步复位,同步释放边沿检测(上升沿,下降沿,双边沿)全加器,半加器格雷码转二进制单bi
myhhhhhhhh
·
2022-06-29 10:08
数字IC手撕代码
fpga开发
verilog
硬件架构
芯片
fpga
【数字IC手撕代码】Verilog全加器半加器|题目|原理|设计|仿真
快速导航链接如下:奇数
分频
偶数
分频
半整数分批小数/分数
分频
序列检测器模三检测器饮料机异步复位,同步释放
myhhhhhhhh
·
2022-06-29 10:08
数字IC手撕代码
fpga开发
verilog
硬件架构
fpga
面试
【数字IC手撕代码】Verilog 2^N的格雷码二进制转换|题目|原理|设计|仿真
快速导航链接如下:奇数
分频
偶数
分频
半整数分批小数/分数
分频
序列检测器模三检测器饮料机异步复位,同步释放边沿检测(上升沿,下降沿,双边沿)全加器,半加器格雷码转二进
myhhhhhhhh
·
2022-06-29 10:08
数字IC手撕代码
fpga开发
verilog
fpga
面试
芯片
【数字IC手撕代码】Verilog单bit跨时钟域快到慢,慢到快,(打两拍,边沿同步,脉冲同步)|题目|原理|设计|仿真
快速导航链接如下:奇数
分频
偶数
分频
半整数分批小数/分数
分频
序列检测器模三检测器饮料机异步复位,同步释放边沿检测
myhhhhhhhh
·
2022-06-29 10:08
数字IC手撕代码
verilog
芯片
fpga
面试
硬件架构
【数字IC手撕代码】Verilog边沿检测电路(上升沿,下降沿,双边沿)|题目|原理|设计|仿真
快速导航链接如下:奇数
分频
偶数
分频
半整数分批小数/分数
分频
序列检测器模三检测器饮料机异步复位,同步释放边沿检测(上升沿,下降沿,双边沿)全加器,半
myhhhhhhhh
·
2022-06-29 10:08
数字IC手撕代码
fpga开发
【数字IC手撕代码】Verilog模三检测器(判断输入序列能否被三整除)|题目|原理|设计|仿真
Verilog模三检测器
分频
前言模三检测器题目模三检测器的原理RTL设计Testbench设计结果分析前言本系列旨在提供100%准确的数字IC设计/验证手撕代码环节的题目,原理,RTL设计,Testbench
myhhhhhhhh
·
2022-06-29 10:07
数字IC手撕代码
verilog
芯片
fpga
面试
硬件架构
【数字IC手撕代码】Verilog异步复位同步释放|题目|原理|设计|仿真
快速导航链接如下:奇数
分频
偶数
分频
半整数分批小数/分数
分频
序列检测器模三检测器饮料机异步复位,同步释放边沿检测(上升沿,下降沿,双边
myhhhhhhhh
·
2022-06-29 10:07
数字IC手撕代码
verilog
芯片
fpga
硬件架构
面试
【数字IC手撕代码】Verilog序列检测器|题目|原理|设计|仿真
快速导航链接如下:奇数
分频
偶数
分频
半整数分批小数/分数
分频
序列检测器模三检测器饮料机异步复位,同步释放边沿检测(上升沿,下降沿,双边沿)全加器,半加器格
myhhhhhhhh
·
2022-06-29 10:07
数字IC手撕代码
fpga开发
verilog
fpga
芯片
硬件架构
【数字IC手撕代码】Verilog自动售卖饮料机|题目|原理|设计|仿真
快速导航链接如下:奇数
分频
偶数
分频
半整数分批小数/分数
分频
序列检测器模三检测器饮料机异步复位,同步释放边沿检测(上升沿,下降沿,双边沿
myhhhhhhhh
·
2022-06-29 10:07
数字IC手撕代码
fpga开发
verilog
芯片
面试
硬件架构
【数字IC手撕代码】Verilog半整数
分频
|题目|原理|设计|仿真
Verilog半整数
分频
前言半整数
分频
题目半整数
分频
原理RTL设计半整数
分频
的Testbench结果分析前言本系列旨在提供100%准确的数字IC设计/验证手撕代码环节的题目,原理,RTL设计,Testbench
myhhhhhhhh
·
2022-06-29 10:06
数字IC手撕代码
fpga开发
verilog
芯片
硬件
硬件架构
【数字IC手撕代码】Verilog偶数
分频
|题目|原理|设计|仿真(二
分频
,四
分频
,六
分频
,八
分频
,偶数
分频
及特殊占空比)
Verilog偶数
分频
前言偶数
分频
题目偶数
分频
电路原理1.寄存器级联法2.计数器法寄存器级联法
分频
电路二
分频
|四
分频
|八
分频
RTL设计
分频
电路的Testbench仿真波形结果分析计数器法
分频
电路六
分频
RTL
myhhhhhhhh
·
2022-06-29 10:06
数字IC手撕代码
fpga
芯片
面试
fpga开发
verilog
【数字IC手撕代码】Verilog小数
分频
|题目|原理|设计|仿真
Verilog小数
分频
前言小数/分数
分频
题目小数分数
分频
的原理RTL设计小数
分频
电路的testbench仿真结果前言本系列旨在提供100%准确的数字IC设计/验证手撕代码环节的题目,原理,RTL设计,Testbench
myhhhhhhhh
·
2022-06-29 10:06
数字IC手撕代码
fpga开发
verilog
芯片
硬件架构
fpga
【数字IC手撕代码】Verilog奇数
分频
|题目|原理|设计|仿真(三
分频
,五
分频
,奇数
分频
及特殊占空比)
Verilog奇数
分频
前言奇数
分频
电路题目奇数
分频
电路原理不需要满足50%占空比的
分频
电路需要满足50%占空比的
分频
电路非50%占空比的三
分频
电路RTL设计Testbench仿真波形50%占空比的奇数
分频
电路
myhhhhhhhh
·
2022-06-29 10:06
数字IC手撕代码
fpga开发
芯片
fpga
面试
verilog
redis
由于源数据不在我们本地,需要调用SDK从远端的服务器去获取数据,所以对于那些需要频繁调用接口获取的并且更新不是十
分频
繁数据我们可以考虑将它们在第一次获取到后缓存在本地,下一次再来获取这些数据的时候可以直接从缓存中获取
·
2022-06-24 09:34
redis
stm32示波器
参考大佬的示波器,使用过程中有以下几点疑惑我使用的是stm32f103c8t61:设置参数采样率和
分频
因子是绑定的关系,我的设置下100kz
分频
因子只能是8,
分频
因子设置72采样率只有11khz。
bihailantian6
·
2022-06-23 13:56
python
实验四 基于FPGA的数字电子钟设计(1) 基本功能的实现 quartus电路图演示
模块设计一、经过实验一到三,我们已经设计完成了以下模块的设计(如果有不明白的同学可以看看我专栏的前面的三篇文章哦)1、模100计数器m1002、
分频
器fre_div3、decoder模块(补段后的)4、
superlistboy
·
2022-06-07 10:33
数电实验
数电FPGA实验
fpga开发
数电实验
数电
实验报告
重邮
实验二 基于FPGA的
分频
器的设计(基本任务:设计一个
分频
器,输入信号50MHz,输出信号频率分别为1KHz、500Hz及1Hz。拓展任务1:用按键或开关控制蜂鸣器的响与不响。拓展任务2:用按键或开)
实验二基于FPGA的
分频
器的设计1.实验目的:(1)掌握QuartusⅡ软件的层次型设计方法;(2)掌握元件封装及调用方法;(3)熟悉FPGA实验平台,掌握引脚锁定及下载。
superlistboy
·
2022-06-07 10:32
数电FPGA实验
数电实验
fpga开发
数电实验
实验报告
重邮
数电
【数字钟】数字电路设计 24 小时数字钟(带加速、暂停、滴答声、清零功能)
做出了24小时数字钟,该数字钟拥有如下功能:基本功能:24小时计时拓展功能:时间加速、时间暂停、秒钟滴答声、计时清零首先是基础功能的实现,基础功能包含60/24进制计数模块、译码模块、位选模块、显示模块、
分频
模块
银河955
·
2022-06-07 10:17
fpga开发
《计算机组成与CPU设计实验》实验5 计数器与
分频
器实验
实验目的熟悉计数器的功能特性和
分频
器应用用HDL语言设计二进制计数器和时钟
分频
器。
桐桐花
·
2022-06-05 11:16
Verilog
Verilog
【数字IC】从零开始的Verilog SPI设计
其他协议解读二、设计思想2.1从设备读写时序(reg_array)2.1.1写时序2.1.2读时序2.2从设备的控制器设计思想(SPI_slave_controller)2.3主设备设计思想2.3.1波特率
分频
器设计思想
myhhhhhhhh
·
2022-06-05 11:29
#
SPI协议
fpga开发
verilog
fpga
硬件架构
面试
请时常来梦里看看我
心心念念的人儿总会出现在梦中以为很近却抓不住像在迷雾中走不出却甘愿深陷其中可能这世界上有相同的两个人似老友般感觉但只是各自安好而那些真正与你紧密的人才是有着特殊缘
分频
率相同,笑点相同就像不能失去之人如若可以
粒粒皆星
·
2022-05-25 17:04
【STM32探索】——通用定时器基本原理及定时器中断实验
2)16位可编程(可以实时修改)预
分频
器(TIMx_PSC),计数器
Ehang_Maker
·
2022-05-23 21:57
STM32开发实践
stm32
单片机
arm
【数电实验5】Verilog—可控
分频
器设计 & ModelSim的使用
【参考博客:【swjtu】数字电路实验4-可控
分频
器设计_码龄零年_921的博客-CSDN博客_可控
分频
器设计】【2022.05.06更新:若出现Can'tgeneratetestbenchfiles-
ココの奇妙な冒険
·
2022-05-17 18:35
数电实验
fpga开发
(数电实验报告)电子琴设计 Verilog
实验名称电子琴设计—任务11.设计思路预置
分频
比音名
分频
系数(3Mhz)中音高音11146857362102155111391024552485914289576533827668183409760733037
survivorno_1
·
2022-05-17 18:01
单片机
嵌入式硬件
verilog
单片机---HLK-W801移植Nes模拟器(三)
—HLK-W801移植Nes模拟器(二)》《单片机—HLK-W801移植Nes模拟器(三)》本章重点—优化显示前两章完成之后,测试了一下刷新速率,达到了惊人的3帧每秒提高主频main函数中,有设置时钟
分频
的位置
胖哥王老师
·
2022-04-17 10:27
单片机
C语言典型代码
w801
nes模拟器
infones
看门狗喂狗实验(有问题)
,别人延时函数给的是110左右,我给的是200.结果观察开发板上灯亮的时间持续1s左右熄灭,等我找到原因再改到下面这里出现的问题现在还没解决,解决之后再回来更新我这里也计算了11.0592M的对应64
分频
下的情况应该是
NEWEVA__zzera22
·
2022-04-13 09:27
单片机自己理解的知识(自用)
c语言
51单片机
iwdg和wwdg
二、独立看门狗iwdg独立看门狗应用到的寄存器键值寄存器IWDG_KR:0~15位有效预
分频
寄存器IWDG_PR:0~2位有效重装载寄存器IWDG_RLR:0~11位有效上述两个寄存器具有写保护功能状态寄存器
FFFXX
·
2022-04-06 20:00
【蓝桥杯嵌入式】【STM32】10_InputCaputer之输入捕获
文章目录前言1、输入捕获原理1.1、设置输入捕获滤波器1.2、设置输入捕获的极性1.3、设置输入捕获的映射通道1.4、设置输入捕获
分频
器1.5、捕获到有效信号可开启中断1.6、捕获实现频率和占空比的获取
Joseph Cooper
·
2022-04-05 11:27
#
蓝桥杯嵌入式
stm32
嵌入式
arm
输入捕获
STM32—驱动六轴MPU6050输出欧拉角
文章目录一.MPU6050介绍1.MPU6050与陀螺仪、加速度计的关系:2.整体概括3.引脚说明4.基本配置及相关寄存器电源管理寄存器1陀螺仪配置寄存器加速度计配置寄存器FIFO使能寄存器陀螺仪采样率
分频
寄存器温度传感器寄存器二
Aspirant-GQ
·
2022-03-29 08:28
STM32
小车
嵌入式
MPU6050
STM32
平衡小车
基于FPGA简易电子琴设计+电路原理图+Modelsim 仿真+Quartus II 下载+源代码+激励文件
一、总体电路结构设计五大模块按键同步输入模块编码频率控制模块
分频
计数模块译码模块二
分频
(方波)模块二、Modelsim仿真同步输入仿真波形:模拟按键输入key[3:0],经过同步输入模块输出key1[3
小鑫的蜡笔
·
2022-03-28 07:11
fpga
verilog
c语言
前端
经验分享
【STM8】串口通信实现(LED的亮灭控制)
2.波特率配置公式:其中:f为时钟源频率主时钟经过CLK_CKDIVR
分频
得来。我这里使用HSI内部时钟16M,CLK_CKDIVR=00不
分频
,即f=16M。UATRT_DVI串口
分频
。
老子姓李!
·
2022-03-27 13:00
stm32
单片机
STM8
STM32
高斯过程回归(Gaussian Process Regression, GPR)的理解1——权重空间角度
核心预备知识能够区
分频
率学派和贝叶斯学派求解模型时的思想区别。熟悉最基础的概率运算公式(本科内容)。熟悉线性代数以及微积分的运算(本科内容)。熟悉贝叶斯公式,并能理解后验以及先验所代表的物理含义。
jusuuuh
·
2022-03-23 08:32
大数据
概率论
线性代数
机器学习
数据挖掘
上一页
14
15
16
17
18
19
20
21
下一页
按字母分类:
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他