数字电路设计

传承DX200经典，iBasso DX150安卓音乐播放器深度体验

作为国内一线音频厂商iBasso发布了旗下最新款便携播放器：DX150，从iBasso产品线来看，DX150定位与次旗舰，最终售价3288元，搭载安卓系统，拥有两枚AK4490EQ作为DAC，延续了经典的DX200数字电路设计和可换耳放卡专利设计
科技知乎君·2019-10-31 04:29

Verilog 语法点使用————（持续更新）

参考于夏玉文老师的《Verilog数字电路设计系统教程》目录1，`define--宏定义2，数组1，`define--宏定义1，定义方法其中`为英文字符字符下的“~”。
ty_xiumud·2019-04-26 10:30

C语言与Verilog HDL语言的区别与不同

数字电路设计工程师一般都学习过编程语言、数字逻辑基础、各种EDA软件工具的使用。就编程语言而言，国内外大多数学校都以C语言为标准，只有少部分学校使用Pascal和Fortran。
daijingxin·2018-10-16 17:52

数字电路的实现

4.3.1计算机与数字电路设计计算机的前提，是先设计出数字电路，有了数字电路后，才能使用数字电路设计出电子计算机，换句话说电子计算机的电路就是数字电路。
佳嵌·2018-01-30 21:54

数字前端设计杂谈

今天突然想从一个数字电路设计工程师入门者的角度来分析下目前我所看到的东西，以及自己的展想推测。
集成电路基础与数字集成电路设计·2017-09-02 21:50

Verilog 数字电路设计之带hazard的五级流水线CPU

设计目标指令组成一条指令由16bits组成，高5位是操作码，代表不同的操作类型；低11位是操作数，分为3部分，10:8位作为标号，代表寄存器堆里的某一个寄存器；3:0位与7:4位既可以像10:8位一样作为寄存器标号，也可以作为具体的某一个数值（称为立即数），具体根据指令来区分。数据访问简易CPU指令集五级流水线框图HazardDataHazardArithmeticSolution：Datafor
qazwyc·2017-02-23 15:33

抗干扰电路设计

数字电路设计抗干扰在电子系统设计中，为了少走弯路和节省时间，应充分考虑并满足抗干扰性的要求，避免在设计完成后再去进行抗干扰的补救措施。
DreamingCatcher·2016-10-27 19:41

关于亚稳态及其处理方法

在数字电路设计中，触发器的时钟上升沿的前后一段时间内要求触发器的数据保持稳定，否则会产生亚稳态。如下图所示，data1在该时间段内发生了变化故而可能产生亚稳态。
bibbyever1990·2016-08-08 15:45

如何避免在DSP系统中出现噪声和EMI问题

作者：ThanhTran,TI高级技术专家在任何高速数字电路设计中，处理噪声和电磁干扰(EMI)都是一个必然的挑战。
CATHY_AA·2016-06-01 14:00

迷宫问题

递归的经典问题，很简单的代码有一个层次，就像电流一样,路径仿佛是一条可以有倒退功能的电流,用电流代替人走路做功,电流可以是具有逻辑功能的电流.编程：就是做数字电路设计来解决实际问题的思想过程，程序语言可调用
qq_15766257·2016-04-05 00:00

数字电路设计－－用3个开关控制一个电灯

题目要求：用数据选择器设计一个用3个开关控制一个电灯的逻辑电路，当改变任何一个开关的状态，都能控制电灯由亮变灭或由灭变亮。最好用74LS151。题目链接：http://zhidao.baidu.com/question/1689762126759866268.html－－－－－－－－－－－－－－－－－－－－－－－以前，做而论道曾设计过这样的电路，可见：http://hi.baidu.com/do_
baidu_知道·2016-01-25 12:49

说说芯片设计这点事

就是芯片设计有哪些活做,这并不是全面完整的系统介绍，只是个人的了解和总结，希望抛砖引玉，也许不全面,不正确,欢迎同学们指正和补充说到数字芯片,不能不说FPGA,这种是可编程的数字电路,用法原理也不说了,数字电路设计的目标
dpc525·2016-01-20 22:00

Intel 汇编指令DIV实现

看过一篇文章将的是在AVR上实现intel 汇编daa指令.刚好我看到了<vhdl数字电路设计教程>这本书,上面讲到了定点除法.然后我也实现了下.
·2015-11-13 18:57

FPGA学习笔记

——K.科夫曼 为了不被淘汰，从现在起我们不得不做两件事： 掌握那些永远不会过期的技能，其中包括物理知识（数字电路设计中的模拟技术、传输线理论、能量守恒理论、天线理论和电源管理理论）和诸如同步
·2015-11-11 18:28

linux下的嵌入式开发技能（嵌入式工程师必备）

一、嵌入式硬件开发：熟悉电路等知识，非常熟悉各种常用元器件，掌握模拟电路和数字电路设计的开发能力。
·2015-11-09 13:41

静态时序分析SAT

对很多数字电路设计来说，提高工作频率非常重要，因为高工作频率意味着高处理能力。通过附加约束可以控制逻辑的综合、映射、布局和布
·2015-11-02 13:11

奇偶分频

各种分频的实现方法对于打好数字电路设计的基础是必不可少的，也有很多公司面试的让应聘者写分频器。 第一，偶数倍分频：偶数倍分频应该是大家都比较熟悉的分频，通过计数器计数是完全可以实现的。
·2015-11-02 11:26

静态时序分析基础STA

对很多数字电路设计来说，提高工作频率非常重要，因为高工作频率意味着高处理能力。通过
·2015-11-01 14:12

Verilog HDL模块的结构

每个模块实现特定的功能，模块可进行层次的嵌套，因此可以将大型的数字电路设计分割成大小不一的小模块来实现特定的功能，最 后通过由顶层模块调用子模块来实现整体功能，这就是Top-Down的设计思想，如 3.3.1
·2015-10-31 14:50

FPGA原理图设计----推荐的比较好的书籍

高速数字电路设计入门/电子工程技术丛书 [平装] http://www.amazon.cn/%E9%AB%98%E9%80%9F%E6%95%B0%E5%AD%97%E7%94%B5%E8%B7%AF
·2015-10-31 11:20

异步FIFO Verilog代码注释分析

近日复习数字电路设计，遇到异步FIFO的问题。在百度找到相关代码，阅读理解后，写出注释，方便自己今后查阅以及迅速理解；同时在此分享，以便广大读者查阅。并，感谢分享者的无私精神！
evolone·2015-08-30 16:59

说说芯片设计这点事

就是芯片设计有哪些活做,这并不是全面完整的系统介绍，只是个人的了解和总结，希望抛砖引玉，也许不全面,不正确,欢迎同学们指正和补充说到数字芯片,不能不说FPGA,这种是可编程的数字电路,用法原理也不说了,数字电路设计的目标
lijiuyangzilsc·2015-06-17 17:00

深入浅出FPGA-4-数字电路设计基础

引言做FPGA研发，知道一点数字电路设计的基础知识是必要的，不然的话会逐渐变成一个会HDL语言的软件工程师，这是我们都不想发生的事情，尤其是对我这样的从软件行业转行过来的人。
phenixyf·2015-06-15 11:00

verilog入门经验（一） always块使用

（详细解释见VerilogHDL与数字电路设计P38）         所以注意，在产生一个信号时，所有产生该信号的条件都应放在一个always块内考虑。   
phenixyf·2015-06-04 17:00

FPGA在医疗电子领域的应用及发展趋势

随着电子技术的快速发展，FPGA作为数字电路设计中最重要的成员，已经被设计者深入接受并成功应用到各个电子产业中。
Kelvin_Yan·2014-11-14 09:00

数字电路设计之数字电路工程师面试集锦

数字电路1、同步电路和异步电路的区别是什么？（仕兰微电子）2、什么是同步逻辑和异步逻辑？（汉王笔试）同步逻辑是时钟之间有固定的因果关系。异步逻辑是各时钟之间没有固定的因果关系。3、什么是"线与"逻辑，要实现它，在硬件特性上有什么具体要求？（汉王笔试）线与逻辑是两个输出信号相连可以实现与的功能。在硬件上，要用oc门来实现，由于不用oc门可能使灌电流过大，而烧坏逻辑门。同时在输出端口应加一个上拉电阻。
Snail_Walker·2014-11-07 22:29

数字电路设计之加法器的实现

今天在看博客的时候看到有一种新颖的加法器写法，这和之前的超前进位加法器，二进制加法器不同，这个加法器应用了循环。我觉得应该会综合出来一个很差的东西，然后我试了一下：代码：moduleadder(x,y,cin,sum,cout);parameterN=32;inputwirecin;inputwire[N-1:0]x,y;outputreg[N-1:0]sum;outputregcout;reg[
Snail_Walker·2014-10-28 20:39

数字电路设计之恢复余数除法器的verilog实现

这个算法中，如果部分余数为负，则会恢复原来的余数并左移。设部分余数为R，除数为B。恢复余数相当于R+B，左移相当于（R+B）X2。verilog代码如下：`timescale1ns/1ps////////////////////////////////////////////////////////////////////////////////////Company:SMIE//Engineer
Snail_Walker·2014-10-05 18:26

数字电路设计之有符号乘法的两种实现

第一种实现：使用选择器再移位。modulesigned_multi(a,b,result);//inthismodule,youcanfindthatyoucaninitialthevalueofwireinput[7:0]a,b;output[15:0]result;wire[7:0]a,b;wire[15:0]result;wire[7:0]ab0=a[0]?b:8'b0;wire[7:0]a
Snail_Walker·2014-10-05 11:58

数字电路设计之32位先进进位加法器的verilog实现

`timescale1ns/1ps////////////////////////////////////////////////////////////////////////////////////Company:SMIE//Engineer:ChenYu//CreateDate:08:57:1110/05/2014//DesignName:Add32//ModuleName:add/////
Snail_Walker·2014-10-05 10:31

数字电路设计之D触发器的门级实现

直接使用行为级描述太简单了，没有一点挑战性，还是用门级描述还有点意思。直接附代码，如果你看代码可以在脑袋里面显示出完整的触发器及锁存器的图，那么你的锁存器和触发器学的很ok啊！1、D触发器代码：moduleD_flip_flop(clk,d,q,qn);inputclk,d;outputq,qn;wireq0,qn0;d_latchdlatch1(~clk,d,q0,qn0);d_latchdla
Snail_Walker·2014-09-28 20:51

数字电路设计之verilog的门级描述

使用verilog的数字电路设计，一般会有晶体管级的描述、门级描述、RTL、行为描述。我们接触得比较多的就是后面两种，前两种更少涉及。现在就说一下门级描述吧！
Snail_Walker·2014-09-28 15:53

数字电路设计之verilog 原语

verilog原语：http://wenku.baidu.co/link?url=vDFd1mnHZTwOa74o1IhJqwsuY7WZjd4zUnw8BucYYlHNkHuBElH4Gw2Ryr6VH8r0UHiih83TqNW55aSAHj3kPFqxAeub5yWgBeF7HTKwSMmhttp://wenku.baidu.com/link?url=yYoxsk_VgVqeey8BlI02
Snail_Walker·2014-09-28 14:32

数字集成电路设计-12-状态机的四种写法

引言在实际的数字电路设计中，状态机是最常用的逻辑，而且往往是全部逻辑的核心部分，所以状态机的质量，会在比较大的程度上影响整个电路的质量。
rill_zhen·2014-09-26 20:00

数字电路设计之堆栈的verilog实现

表面上使用verilog实现POP和PUSH十分简单，实际上这里面还是有点学问的。如果是简单的堆栈实现可以这样做：这里我就不把整个模块写出来，用for循环复位之类的我也没有写出来，主要是感受栈在verilog的实现，忽略那些细节。其实以下的做法是有问题的，因为在时序电路中，一般都是用非阻塞的，不然的话时序会很混乱的。inputwirepop;//输入出栈有效信号inputwirepush;//输入
Snail_Walker·2014-08-05 16:25

数字电路设计之循环右移的verilog实现

循环右移这个在ARM的指令中也是比较常见的，今天想把之前没写的这条指令补上。循环右移感觉上有很多方法，这里就说一些我做出来并仿真正确的做法吧！moduleROR(pre,later,shift);inputwire[7:0]pre;inputwire[2:0]shift;outputwire[7:0]later;assignlater=(pre>>shift)|(pre<<(8-shift));/
Snail_Walker·2014-08-04 19:13

数字电路设计之奇偶分频的verilog实现

奇偶分频使用计数器实现1、若要进行N倍偶数分频，那么计数器就要从0~N/2-1，到N/2-1时反转。例子：进行16分频。moduleEven_Fre(clk_in,rst,clk_out);inputwireclk_in,rst;outputregclk_out;reg[2:0]count;always@(posedgeclk_in)beginif(rst==0)begincount<=0;clk
Snail_Walker·2014-07-26 09:35

数字电路设计之同步状态机的verilog HDL实现

同步状态机的verilogHDL实现：1、状态编码：二进制编码：比较简单，使用状态向量较少，但是状态间可能会有毛刺。格雷码：减少了状态间的位变化，降低了功耗有减少了毛刺，但是不适用于很多状态的跳转实现。独热编码：多少种状态就用多少位实现，当哪一位为1的时候说明处在哪一种状态。2、HDL描述语言有多种，但是不同的描述电路性能大不相同。一般有3种描述方法：单always，双always和三always
Snail_Walker·2014-07-26 09:20

数字电路设计之五级流水线设计（CPU）

这个流水线应该是我大二上的时候的最高水平了，现在看起来确实很简单，代码风格也不是很好，没有模块化，而且这些指令也不是严格的mips的所有指令，是自己定义的一些。但是放在博客里也算是对自己过去的一个总结吧！现在再看这个代码，我觉得写得太恶心了，没有注释，没有说清楚关键的地方。我自己都忘了为什么这么写~~后来发现有非常坑爹的Bug！！！！祝好！！！我没有改过来了~~~•实验步骤1.先写好CPU的指令集
Snail_Walker·2014-06-30 00:31

开博

看了rill大神的帖子，原来csdn也有数字电路设计的帖子！nice    要开始读研了，毕设就是or1200   嘿咻，向大神们学习！
lijiuyangzilsc·2014-03-20 20:00

状态机之C++解析

一、状态机描述状态机理论最初的发展在数字电路设计领域。
Chinamming·2013-12-06 14:15

状态机之C++解析

一、状态机描述状态机理论最初的发展在数字电路设计领域。
Chinamming·2013-12-06 14:00

服务器设计系列：状态机

   一、状态机描述   状态机理论最初的发展在数字电路设计领域。
zhoudaxia·2013-11-09 11:00

RTL行为级仿真、综合后门级功能仿真和时序仿真

 数字电路设计中一般有源代码输入、综合、实现等三个比较大的阶段，而电路仿真的切入点也基本与这些阶段相吻合，根据适用的设计阶段的不同仿真可以分为RTL行为级仿真、综合后门级功能仿真和时序仿真。
weiweiliulu·2013-11-01 21:00

ZED-Board从入门到精通（四）：从传统FPGA开发到PL开发的转变

FPGA是这样一类数字电路，它可以反复修改自身逻辑功能，具有灵活多变的特性，设计FPGA的过程其实是遵循数字电路设计的一般流程的：（1）需求分析（2）抽象逻辑表示（真值表、状态流图）（3）具体逻辑表示（
kkk584520·2013-08-16 22:00

时钟电路设计概述 - 数字电路设计

时钟电路设计概述-数字电路设计2010-09-10 | 阅：  转：  |  分享    本文一般性地讲解了数字电路设计中的时钟电路设计，包括有源晶振，无源晶振，时钟缓冲器，并探讨了有关EMC，端接电阻和信号完整性的设计要点
linuxheik·2013-05-31 10:00

pcb布线规则

在高速数字电路设计中，电源与地层应尽量靠在一起
xiaoshengyige·2013-03-27 11:00

嵌入式Linux发展方向（收集整理）

一、嵌入式硬件开发：熟悉电路等知识，非常熟悉各种常用元器件，掌握模拟电路和数字电路设计的开发能力。
鉄竹·2013-03-03 22:12

技术系列之 状态机（一）

一、状态机描述状态机理论最初的发展在数字电路设计领域。
j_m·2012-10-11 10:00

数字集成电路设计-4-工具之ic compiler

引言IC设计，掌握硬件描述语言和数字电路设计基础知识固然是非常重要的，此外工具的使用也很重要。人和其它动物的重要区别就是，人可以制造和使用工具。借助工具可以大大提高工作效率。
rill_zhen·2012-09-18 08:00
上一页 1 2 3 4 5 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他