牛客Verilog习题集第26页

Verilog设计交通灯

1、控制器由状态机编写moduletraffic_light(clk,rst_n,count,ew,sn);inputclk,rst_n;input[5:0]count;//countinputoutput[2:0]ew,sn;//lightreg[2:0]ew,sn;reg[1:0]pre_state,next_state;parameterS0=2'b00,S1=2'b01,S2=2'b10,

爱哭不秃头·2024-01-01 02:10

Verilog设计实例（二）：交通信号灯设计实例

前言本文为Verilog实例开发的第二弹，缺少Verilog代码练手或者有些生疏的可以在这里参考一些设计实例进行练习。

__Retr0·2024-01-01 02:09

9—基于FPGA(ZYNQ-Z2)的多功能小车—拓展功能—OpenMV的色块识别

目录1.色块识别设计思路2.OpenMV代码3.Arduino代码4.Verilog代码1.色块识别设计思路对于色块识别功能，我想让OpenMV检测色块，在数码管上显示。

贡橙小白鼠·2024-01-01 02:38

4—基于FPGA(ZYNQ-Z2)的多功能小车—软件设计—电机驱动模块

我使用的FPGA是Xilinx的PYNQ-7020（ZYNQ-Z2），在Vivado2018.3平台使用Verilog进行编程。

贡橙小白鼠·2024-01-01 02:08

Verilog设计倒计时秒表

目录一.设计要求二.模块总和三.模块设计1.顶层模块2.分频模块3.计数模块4.倒计时模块5.数码显示模块6.管脚约束代码四.引脚分配五.演示视频一、设计要求①.用基于NEXY4DDR开发板自带的时钟驱动电路，要求计时精确；②.用开发板上的低7个开关（sw6-sw0），输入倒计时的初始秒数（最大99）；③.用2个数码管以十进制显示当前的倒计时秒值；④.用最高的开关（若开发板开关不够，可以用按键代替

夏澄啊·2024-01-01 02:37

学习笔记1：verilog VGA控制器

大家可以根据B站小梅哥进行学习分辨率为640*480根据行场同步信号需要的各个时间节点。以行扫描进行分析：（场扫描同理）SyncPulse对应HSyncTime时间节点96，即代码中的HS_EndBackPorch对应HBackPorch时间节点40LeftBorder对应HLeftBorder时间节点8此时行数据开始信号即代码中的Hdat_Begin=96+40+8=144即上面序号1.2.3时

夏澄啊·2024-01-01 02:37

学习及反思2：verilog达芬奇VGA彩条显示实验

使用到的：正点原子达芬奇开发板，800*480正点原子液晶屏模块，b站小梅哥视频通过B站小梅哥TFT学习视频，进行部分理解修改使用正点原子显示。反思：正点原子使用的代码中是采用DE模式，DE模式中DE为1，将行场同步信号赋予1。而小梅哥是将行场脉冲信号赋予给行场同步信号即VGA_HSVGA_VS。经过理解，小梅哥代码中的VGA_BLK信号就是DE信号，当像素进行看的见的有效区域（800*480）中

夏澄啊·2024-01-01 02:37

Verilog跑马灯 nexy4ddr

基于小梅哥b站FPGA视频要求：八个Led灯每隔0.05s循环闪烁verilog设计：moduleled_run(inputclk,//时钟100MHZ1/100000000=10nsinputrst_n

夏澄啊·2024-01-01 02:07

verilog设计步进电机

要求：用100MHZ系统时钟设计四相单双八拍步进电机设计代码：//四相单双八拍步进电机moduleStepMotorPorts(inputClk,inputRst_n,inputTurn,//Turn==1为正向转动Turn==0为反向转动outputreg[3:0]StepDrive);//实现250hz的计数reg[18:0]cnt;//为步进电机提供250hz的频率系统时钟100Mhz计数值

夏澄啊·2024-01-01 02:07

Verilog设计数字时钟

目录一、设计要求二、模块总和三、模块设计1.顶层模块2.秒分频模块3.秒计数模块4.分钟分频模块5.分钟计数模块6.小时分频模块7.小时计数模块8.数据分配数码管模块9.数码管显示模块10.管脚约束代码四、引脚分配一、设计要求1.利用NEXYS4DDR开发板设计一款数字时钟，能够正确显示时、分、秒；2.数字时钟为24小时进制；二、模块总和三、模块设计1.顶层模块moduledigital_cloc

夏澄啊·2024-01-01 02:07

FPGA——基于Verilog HDL语言的交通信号灯控制系统

1、系统设计要求该交通灯控制器用于主干道与支道公路的交叉路口，要求是优先保证主干道的畅通，因此，设计要求如下。1、平时处于“主干道绿灯，支道红灯”状态，只有在支道有车辆要穿过主干道时，才将交通灯切向“主干道红灯，支道绿灯”，一旦支道无车辆通过路口，交通灯又回到“主干道绿灯，支道红灯”的状态。2、主干道每次通行的时间不得短于1min，支路每次通行的时间不得长于20s，而这两个状态交换过程中出现“主干

陈曦子。·2024-01-01 02:37

Verilog实现交通灯及仿真

要求实现一个简单功能十字路口交通灯功能描述如下：S1状态25s，S2状态5s，S3状态25秒，S4状态5秒一、源代码状态机moduletraffic2(inputclk,inputrst_n,outputreg[2:0]light1,//[green,red,yellow]outputreg[2:0]light2,//[green,red,yellow]output[5:0]count);reg[

bgskip·2024-01-01 02:36

什么是VHDL？一文带你了解VHDL语言

基于FPGA的SOC在嵌入式系统应用越来越广了，比较流行的硬件描述语言有两种VerilogHDL/VHDL，均为IEEE标准。VHDL如果有C语言基础的话就会比较容易上手。

IC修真院·2024-01-01 02:36

数字电路之Verilog红绿灯设计

数字电路之Verilog红绿灯设计一、题目要求二、分析题目三、开始设计四、结果分析五、最后的话写在前面：以下仿真实验设计应用的是XilinxVivado。

No_Lies·2024-01-01 02:05

verilog代码实现模拟交通灯

verilog代码实现模拟交通灯题目要求如下模拟交通灯输入信号：时钟信号clk输出信号：东西向红黄绿灯信号r1、y1、g1以及南北向红黄绿灯信号r2、y2、g2设计要求：1、输出高电平表示相应灯点亮，低电平表示相应灯熄灭

半岛Hantou·2024-01-01 02:35

【FPGA】Verilog：BCD 加法器的实现 | BCD 运算 | Single-level 16 bit 超前进位加法器 | 2-level 16-bit 超前进位加法器

0x00BCD运算在BCD中，使用4位值作为操作数，但由于只表示0到9的数字，因此只使用0000到1001的二进制数，而不使用1010到1111的二进制数（don'tcare）。因此，不能使用常规的2'complement运算来计算，需要额外的处理：如果4位二进制数的运算结果在1010到1111的范围内，需要将6(即0110)，添加到运算结果中。BCD运算例子0x01BCD加法器的实现

柠檬叶子C·2024-01-01 02:34

5—基于FPGA(ZYNQ-Z2)的多功能小车—软件设计—蓝牙串口

目录1.蓝牙模块介绍2.UART介绍3.Verilog代码：3.1Uart_RX模块：3.2分频模块：3.3Uart驱动模块3.4Uart控制模块4.总览1.蓝牙模块介绍我使用的是JDY-31蓝牙模块，

贡橙小白鼠·2024-01-01 02:33

Verilog设计交通信号灯

目录一、设计要求二、模块总和三、模块设计1.顶层模块2.分频模块3.计数模块4.状态机模块5.倒计时模块6.数码显示模块7.约束代码四、引脚分配五、板上测试总结一、设计要求1.利用NEXYS4DDR开发板设计一款交通灯控制系统，能够显示红、黄、绿灯；2.交通灯控制系统具有秒表倒计时功能；3.我通过修改led六个分别表示主干道红绿黄和支干道红绿黄4.信号灯设计时间主干道绿灯，支干道红灯30s主干道红

夏澄啊·2024-01-01 02:32

西北工业大学计算机组成原理实验报告——verilog后两次

实验要求：掌握CPU流水线执行指令的过程和原理;对CPU流水线的各种冒险问题和解决方法有深入的了解;学习使用VerilogHDL语言实现流水线处理器，并进行调试，使其通过

xjsc01·2023-12-31 20:10

西北工业大学计算机组成原理实验报告——verilog前两次

实验目标掌握单周期CPU执行指令的流程和原理；学习使用verilogHDL语言实现单周期CPU,并通过功能仿真；提高设计实现较复杂硬件系统的能力；激发对硬件设计的兴趣。

xjsc01·2023-12-31 20:35

64点FFT处理器（含verilog源码）（上）

欢迎大家关注我的微信公众号：原文链接：64点FFT处理器（上）前言截止2022年2月15日，中国科学院大学《高等数字集成电路分析及设计》课程终于完结，所以我计划分享几个自己完成的实践作业，供大家交流学习。设计收获对FFT/IFF算法有了清晰的理解因为本设计为结课大作业，所以我进行了比较详细的文档介绍，并在源码中增加了自动化测试脚本，方便读者快速复现。64点FFT处理器设计报告正文一、设计内容

夕文x·2023-12-31 20:31

UVM中factory机制的本质

factory机制本质是对SystemVerilog中new函数的重载，其带来了如下好处：提供新的创建实例的方法：根据类名创建这个类的一个实例。

夕文x·2023-12-31 20:31

快速乘法器的设计（含verilog源码）

设计收获对booth编码，wallace树，超前进位加法器原理有了充分的认识体会到了设计的巧妙性——booth编码后对进位值的处理学会了用verilog编写支持随机对比测试的testbench快速乘法器设计题目

夕文x·2023-12-31 20:01

牛客网SQL题目5

牛客网SQL题目5有一个员工表，employees简况如下:有一个部门表，dept_emp简况如下:建表语句如下:CREATETABLE`employees`(`emp_no`int(11)NOTNULL

用心的海龙·2023-12-31 17:44

ASM-HEMT射频建模

注意：第一个模型发布的Verilog-A代码和手册（版本号为101.0.0）可在以下网站上获得：http://iitk.ac.

幻象空间的十三楼·2023-12-31 15:17

探索 Pinia：简化 Vue 状态管理的新选择（下）

前端开发工程师（主业）、技术博主（副业）、已过CET6阿珊和她的猫_CSDN个人主页牛客高级专题作者、在牛客打造高质量专栏《前端面试必备》蓝桥云课签约作者、已在蓝桥云课上架的前后端实战课程《Vue.js

阿珊和她的猫·2023-12-31 13:45

【FPGA/verilog -入门学习14】vivado FPGA按键消抖

//led流水1s//1，按键触发变化，上升沿or下降沿，都清除计数//2，当20ms计数到来时，加载一次按键状态，如果中途有按键变化，清除计数`timescale1ns/1psmodulevlg_design(inputi_clk,inputi_rest_n,input[7:0]key,outputreg[7:0]led);`defineSIMULATION`ifdefSIMULATIONpar

王者时代·2023-12-31 12:30

【FPGA/verilog -入门学习13】verilog 1s流水灯实验

//led1S实验//使用分屏实验1s计数`timescale1ns/1psmodulevlg_design(inputi_clk,inputi_rest_n,input[7:0]key,outputreg[7:0]led);`defineCNT_1S_DEBUG`ifndefCNT_1S_DEBUGparameterCNT_1S_MAX=1_000_000_000/20-1;`else/*CNT

王者时代·2023-12-31 12:59

《SQL基础教程》学习打卡

2021/10/10前几天打卡牛客网刷题，发现自己还是基础不行，还得再学，今天开始学习《SQL基础教程》这本书，打牢基础，好好刷题，加油！

weixin_53794695·2023-12-31 11:44

牛客网sql练习打卡

目录第一题解题：1.使用表的子连接2.使用降序取第一个第二题解题：1.降序取第三个2.limitoffset3.子查询2021/10/8今天第一次开始尝试使用牛客网练习sql，大二在读，已经有一些sql

weixin_53794695·2023-12-31 11:14

【DAY1|SQL自学打卡】基础查询

前言马上大四找实习了，最近这段时间看了很多互联网大厂的招聘要求，其中一条就是——熟悉SQL-Server数据库我使用的学习平台：牛客刷题网推荐的原因：能够在线编程，非常方便，有题，还能判断对错，也能看到各路大神的解题思路

祖国滴花骨朵儿·2023-12-31 11:14

2023年终总结

大致的主线就是正点原子IMX6ULL开发板的一些收尾工作、学习Qt修改出厂综合历程来达到最初买这块开发板的目的；牛客刷笔试、面试题，参加面试来知道自己的不足、积累面经；两段嵌入式软件岗位的实习（音

门牙会稍息·2023-12-31 11:31

【12月比赛合集】22场可报名的数据挖掘大奖赛，任君挑选！

CompHub[1]实时聚合多平台的数据类(Kaggle、天池…)和OJ类(Leetcode、牛客…）比赛。本账号会推送最新的比赛消息，欢迎关注！

CompHub·2023-12-31 10:30

【OJ比赛日历】快周末了，不来一场比赛吗？ #12.23-12.29 #21场

CompHub[1]实时聚合多平台的数据类(Kaggle、天池…)和OJ类(Leetcode、牛客…）比赛。本账号会推送最新的比赛消息，欢迎关注！

CompHub·2023-12-31 10:00

【OJ比赛日历】快周末了，不来一场比赛吗？ #12.31-01.06 #12场

CompHub[1]实时聚合多平台的数据类(Kaggle、天池…)和OJ类(Leetcode、牛客…）比赛。本账号会推送最新的比赛消息，欢迎关注！

CompHub·2023-12-31 10:00

【12月比赛合集】4场可报名的「创新应用」、「数据分析」和「程序设计」大奖赛，任君挑选！

CompHub[1]实时聚合多平台的数据类(Kaggle、天池…)和OJ类(Leetcode、牛客…）比赛。本账号会推送最新的比赛消息，欢迎关注！

CompHub·2023-12-31 10:28

「Verilog学习笔记」序列检测器（Moore型）

专栏前言本专栏的内容主要是记录本人学习Verilog过程中的一些知识点，刷题网站用的是牛客网`timescale1ns/1nsmoduledet_moore(inputclk,inputrst_n,inputdin

KS〔学IC版〕·2023-12-31 07:38

「Verilog学习笔记」十六进制计数器

专栏前言本专栏的内容主要是记录本人学习Verilog过程中的一些知识点，刷题网站用的是牛客网`timescale1ns/1nsmodulecounter_16(inputclk,inputrst_n,outputreg

KS〔学IC版〕·2023-12-31 07:08

「Verilog学习笔记」脉冲同步器（快到慢）

专栏前言本专栏的内容主要是记录本人学习Verilog过程中的一些知识点，刷题网站用的是牛客网`timescale100ps/100psmodulepulse_detect(inputclka,inputclkb

KS〔学IC版〕·2023-12-31 07:34

小程序面试题 | 17.精选小程序面试题

前端开发工程师（主业）、技术博主（副业）、已过CET6阿珊和她的猫_CSDN个人主页牛客高级专题作者、在牛客打造高质量专栏《前端面试必备》蓝桥云课签约作者、已在蓝桥云课上架的前后端实战课程《Vue.js

ai_todo·2023-12-31 07:59

利用fpga(verilog)实现SPI-flash芯片全擦除实验

最近在学习spi协议，看了看野火的视频，感觉野火的代码是一坨大便，寄存器太多了，看的眼花缭乱。跟着野火的波形图做了一遍，仿真正确但是上板没成功。看了看师兄的代码，然后自己又换了一种方法实现全擦除。最后上板成功，各位大佬有更好的见解可以和我交流，代码如下：//-----------------------------------------------------------------------

守雲开见月明·2023-12-31 04:58

利用FPGA（verilog）实现SPI-FLASH芯片扇区擦除

一.M25P16flash芯片介绍本设计使用了M25P16flash芯片，它拥有16Mbit的空间。M25P16flash芯片有32个扇区，每个扇区有256页，每页有256个位空间。32*256*256=2097152=16M。因此它的地址有24位。它的各扇区地址如下表。二.扇区擦除原理扇区擦除（SE）指令可以按照扇区擦除Flash。和块擦除不同的是，扇区擦除是要指定扇区地址，扇区擦除前也需要发送

守雲开见月明·2023-12-31 04:58

22 UVM Callbacks

请参阅SystemVerilogcallback-VLSIVerify以更好地理解。UVM中的phasing机制就是回调的一个简单示例。

小邦是名小ICer·2023-12-31 01:09

Verilog inout 端口使用和仿真

inout端口是Verilog中一种特殊的端口类型，它可以实现双向的数据传输，既可以作为输入，也可以作为输出。inout端口通常用于实现管脚复用、三态缓冲器、总线驱动等功能。

飞多学堂·2023-12-30 16:33

vivado-vscode 新手使用说明 - verilog

vscode常用插件下图所示为常用插件，可根据需要安装vscode生成例化/testbench文件安装插件verilog-testbe

swang_shan·2023-12-30 16:48

【笔试强训】Day1_贪心算法_组队竞赛

题目链接：牛客_组队竞赛目录题目解析代码书写知识补充题目解析题目让我们求所有队伍的水平值总和最大由题可得：队伍的水平值等于该队伍队员中第二高水平值;随机给定3*n个数，需要自己组队并且得出队伍水平最大值

吃不胖的熊猫·2023-12-30 15:53

《都挺好》苏大强失忆，却还记得给明玉买习题集，可见心中的愧疚

都挺好终于迎来了大结局，苏明玉一家团圆，回归亲情。网友们大呼不过瘾，对苏大强的突然变好，强行洗白，感觉不适应，不过，苏大强不作的样子还真是可爱呀，哈哈哈苏大强住进明玉家后，整个人的气质就变了，原来各种作，自私且狂野，现在却像只听话的小白兔，变脸之快让人叹为观止可见苏大强还是很怕苏明玉的，只有苏明玉才能管住他。看了最后一集小编生出了一个疑问，苏大强对明玉的“怕”是不是也带着愧疚呢？苏大强得了阿尔兹海

莲生说戏·2023-12-30 10:58

Verilog HDL 初步学习

VerilogHDL初步学习程序模块结构1.模块端口定义2.模块内容i/o说明，信号类型说明，功能描述模块端口定义用来声明设计电路模块输入输出端口module模块名（端口1，端口2.，。。。）

为暗香来·2023-12-30 10:52

牛客网面试题知识点记录-02

1.collection接口2.在构造方法中调用方法A,若方法A被子类重写，则会先调用子类的方法A。举例如下题：此时会输出null，调用顺序为：子类初始化，但是子类实现了Base，会先执行Base的构造方法，构造方法调用callName，callName被子类实现，先调用子类callName，子类callName中的变量baseName还没有被初始化（未赋值），故输出null。3.java体系结构

兜里旺仔没加糖·2023-12-30 05:24

牛客网面试题知识点记录-01

兜里旺仔没加糖·2023-12-30 05:54

推荐频道

牛客Verilog习题集

Verilog设计交通灯

Verilog设计实例（二）：交通信号灯设计实例

9—基于FPGA(ZYNQ-Z2)的多功能小车—拓展功能—OpenMV的色块识别

4—基于FPGA(ZYNQ-Z2)的多功能小车—软件设计—电机驱动模块

Verilog设计倒计时秒表

学习笔记1：verilog VGA控制器

学习及反思2：verilog达芬奇VGA彩条显示实验

Verilog跑马灯 nexy4ddr

verilog设计步进电机

Verilog设计数字时钟

FPGA——基于Verilog HDL语言的交通信号灯控制系统

Verilog实现交通灯及仿真

什么是VHDL？一文带你了解VHDL语言

数字电路之Verilog红绿灯设计

verilog代码实现模拟交通灯

【FPGA】Verilog：BCD 加法器的实现 | BCD 运算 | Single-level 16 bit 超前进位加法器 | 2-level 16-bit 超前进位加法器

5—基于FPGA(ZYNQ-Z2)的多功能小车—软件设计—蓝牙串口

Verilog设计交通信号灯

西北工业大学计算机组成原理实验报告——verilog后两次

西北工业大学计算机组成原理实验报告——verilog前两次

64点FFT处理器（含verilog源码）（上）

UVM中factory机制的本质

快速乘法器的设计（含verilog源码）

牛客网SQL题目5

ASM-HEMT射频建模

探索 Pinia：简化 Vue 状态管理的新选择（下）

【FPGA/verilog -入门学习14】vivado FPGA按键消抖

【FPGA/verilog -入门学习13】verilog 1s流水灯实验

《SQL基础教程》学习打卡

牛客网sql练习打卡

【DAY1|SQL自学打卡】基础查询

2023年终总结

【12月比赛合集】22场可报名的数据挖掘大奖赛，任君挑选！

【OJ比赛日历】快周末了，不来一场比赛吗？ #12.23-12.29 #21场

【OJ比赛日历】快周末了，不来一场比赛吗？ #12.31-01.06 #12场

【12月比赛合集】4场可报名的「创新应用」、「数据分析」和「程序设计」大奖赛，任君挑选！

「Verilog学习笔记」序列检测器（Moore型）

「Verilog学习笔记」十六进制计数器

「Verilog学习笔记」 脉冲同步器（快到慢）

小程序面试题 | 17.精选小程序面试题

利用fpga(verilog)实现SPI-flash芯片全擦除实验

利用FPGA（verilog）实现SPI-FLASH芯片扇区擦除

22 UVM Callbacks

Verilog inout 端口使用和仿真

vivado-vscode 新手使用说明 - verilog

【笔试强训】Day1_贪心算法_组队竞赛

《都挺好》苏大强失忆，却还记得给明玉买习题集，可见心中的愧疚

Verilog HDL 初步学习

牛客网面试题知识点记录-02

牛客网面试题知识点记录-01

「Verilog学习笔记」脉冲同步器（快到慢）