牛客Verilog习题集

FPGA系统性学习笔记连载_Day7 【半加器、全加器、16位加法器、16位减法器设计】 【原理及verilog实现、仿真】篇FPGA技术江湖

一、半加器概念半加器，就是y=a+b，不考虑进位，如下真值表，a、b表示2个相加的数，y表示和，Co表示结果有没有进位从真值表可以得出，y和Co的布尔表达式Y=(~a&b)|(a&~b)Co=a&b二、全加器全加器，就是y=a+b+c_up，要考虑进位，如下真值表，a、b表示2个相加的数，c_up表示低位向本位的进位标志，Co表示计算结果有没有向高位进位。从真值表可以得出，y和Co的布尔表达式y=
ONEFPGA·2024-01-03 13:03

Verilog学习笔记HDLBits——Module：Hierarchy

提示：文章写完后，目录可以自动生成，如何生成可参考右边的帮助文档文章目录前言一、Module：Hierarchy1.Module2.Connectingportsbyposition3.Connectingportsbyname4.Threemodules5.Modulesandvectors6.Adder17.Adder28.Carry-aselectadder8.Adder-subtracto
小Rr丶·2024-01-03 13:03

「Verilog学习笔记」串行进位加法器

专栏前言本专栏的内容主要是记录本人学习Verilog过程中的一些知识点，刷题网站用的是牛客网`timescale1ns/1nsmoduleadd_4(input[3:0]A,input[3:0]B,inputCi
KS〔学IC版〕·2024-01-03 13:03

【算法挨揍日记】day43——DP42 【模板】完全背包、322. 零钱兑换

DP42【模板】完全背包【模板】完全背包_牛客题霸_牛客网题目描述：描述你有一个背包，最多能容纳的体积是V。现在有n种物品，每种物品有任意多个，第i种物品的体积为��vi,价值为��wi。
学IT的小卢·2024-01-03 12:36

牛客网面试题知识点记录-03

1.题目讲解重写后子类调用父类的方法总结：当子类重写了父类方法A，父类方法直接调用被重写的父类方法后，调用的是子类的重写的父类方法A。classTest{publicstaticvoidmain(String[]args){System.out.println(newB().getValue());}staticclassA{protectedintvalue;publicA(intv){setV
兜里旺仔没加糖·2024-01-03 11:05

牛客小白月赛84

A打靶题目描述小蓝非常喜欢玩FPS类游戏，最近他迷上了一款打靶游戏，已知总共会出现n\mathitnn个靶子，每次开枪如果打中了靶子则会得到1\text11分，另外不论这次开枪打中与否，靶子都将消失，现在有m\mathitmm个靶子已经出现过（出现过的靶子不会再出现），现在小蓝已经得到了X\mathitXX分，小蓝想知道他是否有可能最终分数为Y\mathitYY。输入描述:第一行包含一个整数T(1
tesla_shy·2024-01-03 10:59

牛客练习赛50-C

题目描述在一个游戏中，tokitsukaze需要在n个士兵中选出一些士兵组成一个团去打副本。第i个士兵的战力为v[i]，团的战力是团内所有士兵的战力之和。但是这些士兵有特殊的要求：如果选了第i个士兵，这个士兵希望团的人数不超过s[i]。(如果不选第i个士兵，就没有这个限制。)tokitsukaze想知道，团的战力最大为多少。输入描述:第一行包含一个正整数n(1≤n≤10^5)。接下来n行，每行包括
tesla_shy·2024-01-03 10:51

牛客算法竞赛题解

文章目录[NOIP2001]数的划分[NOIP2001]数的划分DFS#includeusingnamespacestd;intn,k,res;structNum{intnow,cnt;};voidDFS(Numnum,intpos){//DFS遍历if(num.cnt==1&&num.now>=pos){//最后一次递归的时候++res;return;}for(inti=(pos?pos:1);
WTcrazy _·2024-01-03 08:59

【牛客网华为机试】HJ9 提取不重复的整数

题目描述输入一个int型整数，按照从右向左的阅读顺序，返回一个不含重复数字的新的整数。保证输入的整数最后一位不是0。输入描述：输入一个int型整数输出描述：按照从右向左的阅读顺序，返回一个不含重复数字的新的整数示例1输入：9876673输出：37689解题思路（1）将输入的字符串进行反转（2）逐个元素添加到result，剔除重复元素>>>"9876673"[::-1]'3766789'代码whil
202xxx·2024-01-03 07:01

暂时性死区：JavaScript 中隐藏的陷阱

前端开发工程师（主业）、技术博主（副业）、已过CET6阿珊和她的猫_CSDN个人主页牛客高级专题作者、在牛客打造高质量专栏《前端面试必备》蓝桥云课签约作者、已在蓝桥云课上架的前后端实战课程《Vue.js
阿珊和她的猫·2024-01-03 04:50

verilog 常见位宽问题集合

verilog常见的位宽问题集合1.位宽不等wireb[31:0];assignb=5'b0;这种错误常见于赋值操作中。
被制作时长两年半的个人练习生·2024-01-03 02:33

2021-08-08 周检视

看了两节习题集。古筝练习了
晓艳_f118·2024-01-03 01:58

有限状态机FSM的verilog描述

状态机中主要包含三个对象：-现态currentstateCS-次态nextstateNS-输出逻辑outlogicOL描述方式：①三段式描述：CS、NS、OL各自采用一个always语句块描述。②两段式描述：CS+NS采用一个always语句块描述，OL采用一个always语句块描述。orCS采用一个always语句块描述，NS+OL采用一个always语句块描述。③单段式描述：CS+NS+OL都
Marcia..·2024-01-02 19:15

2021-08-21Verilog三段式状态机的写法，标准示例和仿真。

Verilog三段式状态机的写法，标准示例和仿真。第一段：同步状态转移。第一个always块格式化描述次态寄存器迁移到现态寄存器。第二段：当前状态判断接下来的状态。
ditou888·2024-01-02 19:45

FPGA系统性学习笔记连载_Day16【状态机：一段式、二段式、三段式】 【原理及verilog仿真】篇

一、状态机再次给出状态机的示意图：1.1、摩尔型，输出只与状态寄存器的输出状态有关1.2、米粒型，输出不仅与状态寄存器的输出状态有关，还与组合逻辑的输入有关二、一段式、二段式、三段式区别根据状态机的结构，状态机描述方式可分为：一段式、二段式、三段式1.1、一段式整个状态机写到一个always模块里面。在该模块中既描述状态转移，又描述状态的输入和输出。1.2、二段式用两个always模块来描述状态机
ONEFPGA·2024-01-02 19:43

前缀和算法 -- [模版]二维前缀和

个人主页：Lei宝啊愿所有美好如期而遇本题链接【模板】二维前缀和_牛客题霸_牛客网输入描述n是行，m是列，q是查询次数，x1，y1，x2，y2是二维数组的下标。
Lei宝啊·2024-01-02 17:32

前缀和算法 -- [模版]一维前缀和

本题链接【模板】前缀和_牛客题霸_牛客网输入描述首先第一行输入两个整数，n和q，n是要输入的数组的元素个数，q是要查询的次数，查询时输入l和r，代表着要查询的数组区间比如:我们的示例:n=3，我们输入的数组元素就有三
Lei宝啊·2024-01-02 17:31

计算机基础面试题 |04.精选计算机基础面试题

前端开发工程师（主业）、技术博主（副业）、已过CET6阿珊和她的猫_CSDN个人主页牛客高级专题作者、在牛客打造高质量专栏《前端面试必备》蓝桥云课签约作者、已在蓝桥云课上架的前后端实战课程《Vue.js
ai_todo·2024-01-02 13:26

React Hooks 面试题 | 07.精选React Hooks面试题

前端开发工程师（主业）、技术博主（副业）、已过CET6阿珊和她的猫_CSDN个人主页牛客高级专题作者、在牛客打造高质量专栏《前端面试必备》蓝桥云课签约作者、已在蓝桥云课上架的前后端实战课程《Vue.js
ai_todo·2024-01-02 13:55

计算机基础面试题 |01.精选计算机基础面试题

前端开发工程师（主业）、技术博主（副业）、已过CET6阿珊和她的猫_CSDN个人主页牛客高级专题作者、在牛客打造高质量专栏《前端面试必备》蓝桥云课签约作者、已在蓝桥云课上架的前后端实战课程《Vue.js
ai_todo·2024-01-02 13:55

计算机基础面试题 |02.精选计算机基础面试题

前端开发工程师（主业）、技术博主（副业）、已过CET6阿珊和她的猫_CSDN个人主页牛客高级专题作者、在牛客打造高质量专栏《前端面试必备》蓝桥云课签约作者、已在蓝桥云课上架的前后端实战课程《Vue.js
ai_todo·2024-01-02 13:55

小程序面试题 | 09.精选小程序面试题

前端开发工程师（主业）、技术博主（副业）、已过CET6阿珊和她的猫_CSDN个人主页牛客高级专题作者、在牛客打造高质量专栏《前端面试必备》蓝桥云课签约作者、已在蓝桥云课上架的前后端实战课程《Vue.js
ai_todo·2024-01-02 13:25

计算机基础面试题 |03.精选计算机基础面试题

前端开发工程师（主业）、技术博主（副业）、已过CET6阿珊和她的猫_CSDN个人主页牛客高级专题作者、在牛客打造高质量专栏《前端面试必备》蓝桥云课签约作者、已在蓝桥云课上架的前后端实战课程《Vue.js
ai_todo·2024-01-02 13:24

【C语言刷题训练——6】鹏哥C语言刷题训练营笔记，含代码讲解改进

文章目录系列文章目录前言代码链接（有需要请自行复制链接进入牛客网练习）T1：思路1：T2：思路1：T3：思路1：T4：思路1：T5：思路1：思路2：T6：思路1：思路2：思路3T7：思路1：T8：思路1
睡觉待开机·2024-01-02 12:31

58/365 2019-03-12 再难也熬不过坚持

另外由于这两天没去下面复习，习题集又都放在下面
宠蜜·2024-01-02 11:14

Vue 插槽：让你的组件更具扩展性（下）

前端开发工程师（主业）、技术博主（副业）、已过CET6阿珊和她的猫_CSDN个人主页牛客高级专题作者、在牛客打造高质量专栏《前端面试必备》蓝桥云课签约作者、已在蓝桥云课上架的前后端实战课程《Vue.js
阿珊和她的猫·2024-01-02 08:29

亲子换位日记2021-06-22

后来我看时间早，就从数学习题集中选取四道题给他练习，前两道比较顺利，第三道嘎然停止，默不作声。既不说是我不会做，也不请我协助就一直停在那。
陪娃走过四年级·2024-01-02 03:09

SQL常见面试题

今天刷了一遍牛客里的必知必会题，一共50道题，大部分都比较基础，下面汇总一下易错题。
我真的很帅阿·2024-01-02 02:53

牛客周赛 Round 26 解题报告 | 珂学家 | 0-1 BFS + 状态机DP

T4这类题型，在牛客Round周赛系列出现好多次了，要么状态机DP，要么容斥，如果n很大，就用矩阵幂优化。
珂朵莉MM·2024-01-02 01:03

牛客周赛 Round 22 解题报告 | 珂学家 | 思维构造 + 最小生成树

欢迎关注珂朵莉牛客周赛专栏珂朵莉牛客小白月赛专栏A.小红的漂亮串数据规模较小，直接暴力匹配即可，当然也可以使用API。
珂朵莉MM·2024-01-02 01:02

移动FPGA使用Verilog图像处理verilator模拟和ice40执行

概述在verilog中实现简单的图像处理操作。
亚图跨际·2024-01-02 00:50

Verilog视频信号图形显示 FPGA(iCE40)

它有助于轻松地对FPGA板进行编程并相当熟悉Verilog。如果您没有开发板，请不要担心，您可以使用Verilator模拟器。
亚图跨际·2024-01-02 00:17

Quartus II——基于Verilog HDL的数字秒表设计

目录一、实验内容二、实验过程（一）建立工程(二)添加设计文件（三）综合分析与功能仿真一、实验内容用VerilogHDL设计一个数字跑表，所需引脚和功能如下所示：二、实验过程（一）建立工程(二)添加设计文件选择
云开处·2024-01-01 23:52

数字逻辑与计算机设计实验 FPGA数字钟(Verilog)

改自wolai笔记FPGA数字钟(Verilog)项目源代码已上传至github：houhuawei23/DDCA_2022目录实验9FPGA数字钟实验分析：实现思路：硬件支持：硬件描述语言代码编写：1
华仔142·2024-01-01 23:52

FPGA项目（13）——基于FPGA的电梯控制系统

本此课程设计基于VerilogHDL集成电路硬件描述语言开发的四层电梯控制系统，以QuartusII为开发环境，最终在FPGA开发板上实现四层电梯控制系统的基本功能，其
嵌入式小李·2024-01-01 23:22

【Verilog闯关第2天】数字秒表的设计

一、设计要求1.提供给计时器内部设定的时钟频率是12Hz，计时器最长时间为10min，为此需要提供一个三位显示器，显示的最长时间为9分59秒。2.设有复位和起/停开关（1）复位开关用于计数器清（2）起/停开关，按一下——启动；再按一下——终止。（3）复位开关任何时间均可使用，即在计时期间，按一下复位开关即对计数器清零，终止计数过程。二、设计说明主要有分频器、十进制计数器（秒的个位，分的个位，共计2
嘻嘻哈哈soso·2024-01-01 23:22

运用递归的例题

首先谈谈递归递归-牛客例题翻转二叉树大佬sunchunlei代码：利用前序遍历classSolution{//先序遍历--从顶向下交换publicTreeNodeinvertTree(TreeNoderoot
我不饿我不想吃东西·2024-01-01 19:42

2021-11-12

IT工业界1.牛客网：二叉树的深度2021-11-12（JZ55二叉树的深度）英语1.墨墨背单词：复习50个单词
幸福大黑鸭·2024-01-01 18:52

SystemVerilog学习（0）——目录与传送门

一、验证导论SystemVerilog学习（1）——验证导论-CSDN博客文章浏览阅读403次。
apple_ttt·2024-01-01 13:23

VCD Value Change Dump格式解析

$date»ThuDec2822:28:332023$end$version»IcarusVerilog$end$timescale»1ps$end$varreg1!e_clk$end$
yvee·2024-01-01 12:32

牛客网SQL训练4—SQL进阶挑战

文章目录一、增删改操作1.插入记录2.更新记录3.删除记录二、表与索引操作1.表的创建、修改与删除2.索引的创建、删除三、聚合分组查询1.聚合函数2.分组查询四、多表查询1.嵌套子查询2.合并查询3.连接查询五、窗口函数1.专用窗口函数2.聚合窗口函数六、其他常用操作1.空值处理2.高级条件语句3.限量查询4.文本转换函数一、增删改操作1.插入记录【题目1：插入记录(一)】--输入：droptab
毛媛媛·2024-01-01 10:03

探索 Vue 异步组件的世界：解锁高效开发的秘密（下）

前端开发工程师（主业）、技术博主（副业）、已过CET6阿珊和她的猫_CSDN个人主页牛客高级专题作者、在牛客打造高质量专栏《前端面试必备》蓝桥云课签约作者、已在蓝桥云课上架的前后端实战课程《Vue.js
阿珊和她的猫·2024-01-01 09:02

[verilog] 免费开源的 verilog 仿真工具：icarus verilog

4.使用总结前言知名的Verilog仿真工具主要为三大主流的产品：mentor的modelsim/questasim，candence的NC-verilog，synopsys的VCS。
元存储·2024-01-01 08:08

[Verilog] 加法器实现

1.4位的加法器先来一个最基本的的Verilog加法器设计代码moduleadder_4bit(input[3:0]a,b,output[3:0]sum,outputcarry);assign
元存储·2024-01-01 08:05

常见算法面试题目

剑指offer剑指offe2leetcode200题leetcode100题leetcode150题leetcode75题文章目录前言二叉树非递归遍历牛客JZ31栈的压入、弹出序列(8/4)JZ4二维数组中的查找
天下一般·2024-01-01 06:46

SystemVerilog:always_ff,always_comb,always_latch

文章目录一、简介二、示例一、简介Verilog中只有一个通用的always过程块，SystemVerilog中追加了3个具有更明确目的专用always块。
暴风雨中的白杨·2024-01-01 05:50

基于Verilog的十字路口交通灯控制电路设计

基于Verilog的十字路口交通灯控制电路设计一、设计要求二、设计方案三、电路原理图四、代码实现1.Verilog代码：2.Testbench代码五、仿真结果一、设计要求设计并实现一个简单的十字路口交通灯控制电路
YangJin_UESTC·2024-01-01 02:17

使用verilog实现红绿灯

好的，我来给你介绍如何使用Verilog语言来实现红绿灯。首先，我们需要先定义一些变量，用于表示红灯、黄灯、绿灯的状态。
笨爪·2024-01-01 02:12

用verlog实现红路灯

Verilog是一种用于描述和模拟电子系统的硬件描述语言(HDL)。下面是一个简单的例子，使用Verilog实现红路灯控制器。
黄涵奕·2024-01-01 02:12

Verilog语言交通灯课程设计

一、设计思路1）设计一个十字路口交通灯控制器。交通灯处于东西大街和南北大街，如图2-1所示用寄存器模拟十字路口交通信号控制情况。当东西方向为绿灯时，南北方向为红灯，二南北方向为绿灯时，东西方向为红灯。东西向通行时间为11s，南北向通行时间为11s。图2-1路口示意图diagrammaticsketch2）东西、南北方向黄灯都亮3s。3）用高低电平分别表示灯灭灯亮，用计数器实现状态跳转。二、设计原理
戴回回·2024-01-01 02:41
上一页 21 22 23 24 25 26 27 28 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他