牛客Verilog习题集

【Verilog】有限状态机的定义和分类

系列文章数值（整数，实数，字符串）与数据类型（wire、reg、mem、parameter）运算符数据流建模行为级建模结构化建模组合电路的设计和时序电路的设计系列文章状态机定义状态机分类状态机定义有限状态机（FiniteStateMachine,FSM）简称状态机，是用来表示系统中的有限个状态及这些状态之间的转移和动作的模型。这些转移和动作依赖于当前状态和外部输入，它下一步的状态逻辑通常是重新建立
不怕娜·2024-01-08 22:22

【Verilog】期末复习——数字逻辑电路分为哪两类？它们各自的特点是什么？

系列文章数值（整数，实数，字符串）与数据类型（wire、reg、mem、parameter）运算符数据流建模行为级建模结构化建模组合电路的设计和时序电路的设计有限状态机的定义和分类系列文章数字逻辑电路分为哪两类？它们各自的特点是什么？数字逻辑电路分为哪两类？它们各自的特点是什么？分为组合逻辑电路和时序逻辑电路。组合逻辑电路的特点是任意时刻的输出只取决于当时的输入，与电路原来的状态无关。而时序逻辑电
不怕娜·2024-01-08 22:22

【Verilog】期末复习——VerilogHDL描述数字逻辑电路的建模方式有哪三种？它们的特点是？

系列文章VerilogHDL描述数字逻辑电路的建模方式有哪三种？它们的特点是？VerilogHDL描述数字逻辑电路的建模方式有哪三种？它们的特点是？数据流建模。输
不怕娜·2024-01-08 22:22

【Verilog】数据流建模

系列文章数值（整数，实数，字符串）与数据类型（wire、reg、mem、parameter）运算符系列文章数据流建模连续赋值语句数据流建模在数字电路中，输入信号经过组合逻辑电路传到输出时类似于数据流动，而不会在其中存储。可以通过连续赋值语句这种特性进行建模，这种建模方式通常被称为数据流建模。数据流建模方式是比较简单的行为建模，它只有一种描述方式，即通过连续赋值语句进行逻辑描述。最基本的语句是由as
不怕娜·2024-01-08 22:52

【Verilog】行为级建模

系列文章数值（整数，实数，字符串）与数据类型（wire、reg、mem、parameter）运算符数据流建模系列文章定义过程语句initial过程语句always过程语句过程语句使用中的注意事项过程赋值语句连续赋值语句条件分支语句循环语句定义行为描述常常用于复杂数字逻辑系统的顶层设计中，也就是通过行为建模把一个复杂的系统分解成可操作的若干个模块，每个模块之间的逻辑关系通过行为模块的仿真加以验证。这
不怕娜·2024-01-08 22:52

【Verilog】结构化建模

系列文章数值（整数，实数，字符串）与数据类型（wire、reg、mem、parameter）运算符数据流建模行为级建模系列文章定义定义结构描述方式就是将硬件电路描述成一个分级子模块系统，通过逐层调用这些子模块构成功能复杂的数字逻辑电路和系统的一种描述方式。在这种描述方式下，组成硬件电路的各个子模块之间的相互层次关系以及相互连接关系都需要得到说明。根据所调用子模块的不同抽象级别，可以将模块的结构描述
不怕娜·2024-01-08 22:52

【Verilog】数值（整数，实数，字符串）与数据类型（wire、reg、mem、parameter）

数值整数实数字符串数据类型wirereg存储器型参数型数值VerilogHDL有四种基本的逻辑数值状态，用数字或字符表达数字电路中传送的逻辑状态和存储信息。
不怕娜·2024-01-08 22:51

【Verilog】运算符

系列文章数值（整数，实数，字符串）与数据类型（wire、reg、mem、parameter）系列文章算术运算符关系运算符相等关系运算符逻辑运算符按位运算符归约运算符移位运算符条件运算符连接和复制运算符算术运算符VerilogHDL
不怕娜·2024-01-08 22:51

【Verilog】期末复习——简要说明仿真时阻塞赋值和非阻塞赋值的区别。always语句和initial语句的关键区别是什么？能否相互嵌套？

期末复习——VerilogHDL描述数字逻辑电路的建模方式有哪三种？它们的特点是？期末复习——解释下列名词（FPGA、ASIC、IP、RTL、EDA、HDL、FS
不怕娜·2024-01-08 22:48

计算机基础面试题 |14.精选计算机基础面试题

前端开发工程师（主业）、技术博主（副业）、已过CET6阿珊和她的猫_CSDN个人主页牛客高级专题作者、在牛客打造高质量专栏《前端面试必备》蓝桥云课签约作者、已在蓝桥云课上架的前后端实战课程《Vue.js
ai_todo·2024-01-08 22:30

计算机基础面试题 |15.精选计算机基础面试题

前端开发工程师（主业）、技术博主（副业）、已过CET6阿珊和她的猫_CSDN个人主页牛客高级专题作者、在牛客打造高质量专栏《前端面试必备》蓝桥云课签约作者、已在蓝桥云课上架的前后端实战课程《Vue.js
ai_todo·2024-01-08 22:30

计算机基础面试题 |13.精选计算机基础面试题

前端开发工程师（主业）、技术博主（副业）、已过CET6阿珊和她的猫_CSDN个人主页牛客高级专题作者、在牛客打造高质量专栏《前端面试必备》蓝桥云课签约作者、已在蓝桥云课上架的前后端实战课程《Vue.js
ai_todo·2024-01-08 22:00

计算机基础面试题 |16.精选计算机基础面试题

前端开发工程师（主业）、技术博主（副业）、已过CET6阿珊和她的猫_CSDN个人主页牛客高级专题作者、在牛客打造高质量专栏《前端面试必备》蓝桥云课签约作者、已在蓝桥云课上架的前后端实战课程《Vue.js
ai_todo·2024-01-08 22:27

深入了解 Vite：快速、简洁、高效的前端构建工具（上）

前端开发工程师（主业）、技术博主（副业）、已过CET6阿珊和她的猫_CSDN个人主页牛客高级专题作者、在牛客打造高质量专栏《前端面试必备》蓝桥云课签约作者、已在蓝桥云课上架的前后端实战课程《Vue.js
阿珊和她的猫·2024-01-08 11:16

要不要写点啥

cpu、systemc、verilog乱七八糟看了一大堆，一直没系统总结过，感觉都是看完两周就忘的节奏。。。脑瓜疼
crazyskady·2024-01-08 09:01

【C语言刷题每日一题#牛客网BC6】输入三个整数，输出第二个整数

这是在实际中遇到的很简单的但却关系到习惯养成的问题，所以想拿出来单独讲一下问题描述实际中看到大部分人给出的代码是这样的常见的写法#includeintmain(){inta,b,c;scanf("%d%dd%",&a,&b,&c);printf("%d\n",b);return0;}虽然这样写没什么问题，程序执行的结果是一样的但是明明输入的三个值，只想要中间的值，其他的两个值都会丢掉，就没必要单独
倔强的石头106·2024-01-08 08:05

Verilog语言入门教程 —— 总目录

语法篇Verilog简介设计方法和设计流程Verilog基本格式和语法Verilog数据类型Verilog数值表示Verilog操作符与表达式工具篇免费开源的verilog仿真工具：icarusverilog
元存储·2024-01-08 07:35

【Verilog】基于Verilog的DDR控制器的简单实现（一）——初始化

在FPGA中，大规模数据的存储常常会用到DDR。为了方便用户使用，Xilinx提供了DDRMIGIP核，用户能够通过AXI接口进行DDR的读写访问，然而MIG内部自动实现了许多环节，不利于用户深入理解DDR的底层逻辑。本文以美光(Micron）公司生产的DDR3芯片MT41J512M8RH-093为例，说明DDR芯片的操作过程。该芯片的datasheet可以从厂商官网下载得到：（https://w
wjh776a68·2024-01-08 07:34

Verilog学习记录

目录一、Verilog简介（一）Verilog的主要特性（二）Verilog的主要应用（三）Verilog设计方法二、Verilog基础语法（一）标识符和关键字（二）Verilog数据类型2.2.1线网
好啊啊啊啊·2024-01-08 07:34

Verilog 入门简明教程

专栏《Verilog语言入门教程》小于：=小于等于：>赋值操作符：直接赋值：=等效赋值：>=无符号右移赋值：=位选择操作符：索引选择：[]切片选择：[:]选择运算符：{}其他操作符：条件运算符：?
元存储·2024-01-08 07:33

「HDLBits题解」7458

本专栏的目的是分享可以通过HDLBits仿真的Verilog代码以提供参考各位可同时参考我的代码和官方题解代码或许会有所收益题目链接：7458-HDLBitsmoduletop_module(inputp1a
UESTC_KS·2024-01-08 04:16

「HDLBits题解」Norgate

本专栏的目的是分享可以通过HDLBits仿真的Verilog代码以提供参考各位可同时参考我的代码和官方题解代码或许会有所收益题目链接：Norgate-HDLBitsmoduletop_module(inputa
UESTC_KS·2024-01-08 04:46

「HDLBits题解」Xnorgate

本专栏的目的是分享可以通过HDLBits仿真的Verilog代码以提供参考各位可同时参考我的代码和官方题解代码或许会有所收益题目链接：Xnorgate-HDLBitsmoduletop_module(inputa
UESTC_KS·2024-01-08 04:46

「HDLBits题解」Wire decl

本专栏的目的是分享可以通过HDLBits仿真的Verilog代码以提供参考各位可同时参考我的代码和官方题解代码或许会有所收益题目链接：Wiredecl-HDLBits`default_nettypenonemoduletop_module
UESTC_KS·2024-01-08 04:44

Bootstrap样式下载

网页上的bootstrap样式下载不下来:点了链接发现是需要,才能访问这个stackpath的地址,所以决定把css依赖改成本地的:-->牛客网-首页....省略了-->下载地址:下载BootStrap
王俞萱·2024-01-08 04:43

三本光电从颓废到武汉年薪30w的本科经历经验与浅谈（毕业工作一年的嵌入式软件工程师经验分享）

三本光电从颓废到武汉年薪30w的本科经历经验与浅谈（毕业工作一年的嵌入式软件工程师经验分享）文章目录目前情况颓废时期项目时期第一次写单片机代码第一次接触计算机视觉第一次接触Linux驱动开发第一次接触FPGA和VerilogHDL
网易独家音乐人Mike Zhou·2024-01-08 04:26

【牛客面试必刷TOP101】Day13.BM83 字符串变形和BM91 反转字符串

作者简介：大家好，我是未央；博客首页：未央.303系列专栏：牛客面试必刷TOP101每日一句：人的一生，可以有所作为的时机只有一次，那就是现在！！！！！
未央.303·2024-01-08 03:25

vivado中verilog编写RAM与IP核生成RAM

在一些工程中我们需要用到RAM存储，就需要使用RAM，本文介绍两种RAM的实现方式，一种是用verilog编写的RAM，另一种就是基于vivado用IP核生成的RAM，在vivado中生成的RAM可能在其他的环境下编译不同过
春风沂水丶·2024-01-07 23:33

牛客 玛雅人的密码

宽搜/字符串变换板子题#includeusingnamespacestd;structNode{strings;intst;Node(stringss,intx):s(ss),st(x){};};intn;unordered_mapvis;//避免重复字符串入队voidbfs(stringss){//宽搜没有递归调用这一过程queueq;q.push(Node(ss,0));vis[ss]=1;/
QingQingDE23·2024-01-07 23:24

牛客 root（N,k）快速幂、推公式（难题噢）

题#includeusingnamespacestd;#definelllonglonglltui(intx,inty,intk){llres=1,t=x;while(y){if(y&1)res=(res*t)%(k-1);t=(t*t)%(k-1);y>>=1;}returnres?res:k-1;}intmain(){intx,y,k;while(cin>>x>>y>>k){cout<
QingQingDE23·2024-01-07 23:54

verilog readmemh readmemb

用法$readmemh("hex_mem_file",mem,[start_address],[end_address])$readmemb("bin_mem_file",mem,[start_address],[end_address])hex_mem_file十六进制文本空格分隔bin_mem_file二进制文本空格分隔mem存储数组start_address起始地址可选end_address
yvee·2024-01-07 23:21

浅谈Verilog代码的执行顺序

一、组合逻辑和时序逻辑数字电路可以分成两大类，一类叫组合逻辑电路，另一类叫做时序逻辑电路。组合逻辑电路：由门电路组成，其某一时刻的输出状态只与该时刻的输入状态有关，而与电路原来的状态无关，并没有记忆功能。时序逻辑电路：由锁存器、触发器和寄存器等单元组成，其某一时刻的输出状态不仅与该时刻的输入状态有关，而且与电路原来的状态有关，具有记忆功能。而组合逻辑电路和时序逻辑在FPGA中并行执行这是毋庸置疑的
STATEABC·2024-01-07 21:39

【JavaScript】——javascript牛客专项练习错题合集

答：varb=function(){alert(this.a);},obj={a:1,b:b//把函数独立出来};varfun=obj.b;//存储的是内存中的地址fun();虽然fun是obj.b的一个引用，但是实际上，它引用的是b函数本身，因此此时的fun()其实是一个不带任何修饰的函数调用，所以this指向window。赋值语句右侧的表达式含有关系运算符、逻辑运算符，其运算符的优先级是：关系
eiei新时代好少年·2024-01-07 20:12

湖大-大三-牛客刷题

牛客网刷题简介题目简介做几道牛客网上的面试题题目作者：Lorando链接：https://www.nowcoder.com/discuss/467270?
qq_43369327·2024-01-07 17:59

牛客刷题2-国庆期间

学习内容：一面：1.解释多态，虚函数表  多态分为静态多态和动态多态，先说简单的静态，就是一个函数可以有多种表现形态，比如同样定义了一个sum函数，在一个类中我先后定义了sum(inta,intb),sum(inta),那么在我们调用函数的时候，就会根据具体情况选择执行。  动态就是常说的虚函数，子类可以继承父类，二者函数名相同，编译器根据具体情况调用父子函数，这其中也会有接口重写的概念，当定义为
qq_43369327·2024-01-07 17:59

SSR 服务器端渲染：提升用户体验的新趋势（下）

前端开发工程师（主业）、技术博主（副业）、已过CET6阿珊和她的猫_CSDN个人主页牛客高级专题作者、在牛客打造高质量专栏《前端面试必备》蓝桥云课签约作者、已在蓝桥云课上架的前后端实战课程《Vue.js
阿珊和她的猫·2024-01-07 16:38

14.10-其他阻塞和非阻塞混合使用的原则

1，同时使用阻塞和非阻塞赋值Verilog语法并没有禁止将阻塞和非阻塞赋值自由地组合在一个always块里。虽然Verilog语法是允许这种写法，但不建议在可综合模块的编写中采用这种风格。
向兴·2024-01-07 15:21

牛客KY11 二叉树遍历

牛客KY11二叉树遍历数组形式：#includeusingnamespacestd;constintN=1e8+10;intlen,t;chartree[N];strings;voidcreate(intpos
QingQingDE23·2024-01-07 15:08

【IC设计】移位寄存器

目录理论讲解背景介绍什么是移位寄存器按工作模式分类verilog语法注意事项设计实例循环移位寄存器算术双向移位寄存器5位线性反馈移位寄存器伪随机码发生器3位线性反馈移位寄存器32位线性反馈移位寄存器串行移位寄存器
观千剑而识器·2024-01-07 13:48

2024.1.6

今天政治考试我如马克思附体，哥们感觉卷面得有80，但这不重要，重要的是今天的C语言学习，已经学到了文件了，今天主要是学了一下文件的读写和几个关于文件的函数，C语言是真的强大；然后就是牛客网的编程题，刷了一会
爱上语文·2024-01-07 12:10

牛客网编程题——“求IBSN码”

这是我今天在牛客网上面刷题看到的一道相对而言比较有价值的题，个人非常的喜欢昂（因为我没有做起...）
爱上语文·2024-01-07 12:39

Python每日一练（数据分析篇）——第37天：数据清洗

文章目录1.去掉信息不全的用户2.修补缺失的用户数据3.解决牛客网用户重复的数据4.统一最后刷题日期的格式《100天精通Python》专栏推荐白嫖80gPython全栈视频1.去掉信息不全的用户描述：现有一个
袁袁袁袁满·2024-01-07 10:59

【算法题】反转链表（js）

牛客链接：https://www.nowcoder.com/practice/75e878df47f24fdc9dc3e400ec6058ca?
godlike-icy·2024-01-06 20:55

【算法】和为K的连续子数组

牛客链接：https://www.nowcoder.com/practice/704c8388a82e42e58b7f5751ec943a11?
godlike-icy·2024-01-06 20:55

【算法题】牛牛的魔法（js)

牛客原题链接：https://www.nowcoder.com/practice/4d7d8a61ad2f4c9b9f130a35a97b49f5?
godlike-icy·2024-01-06 20:25

【算法】链表每k个节点反转 （js）

牛客链接：https://www.nowcoder.com/practice/b49c3dc907814e9bbfa8437c251b028e?
godlike-icy·2024-01-06 20:53

剑指offer66：构建乘积数组

题目链接：构建乘积数组_牛客题霸_牛客网普通方法1.遍历一遍数组，记录数字零的索引，并将其他数求乘积mul2.如果零的个数超过1，则数组B全为03.如果零的个数为1，并且在数组中的索引为i，那么B数组仅
潘晟·2024-01-06 14:37

CommonJS 和 ES6 Module：一场模块规范的对决（上）

前端开发工程师（主业）、技术博主（副业）、已过CET6阿珊和她的猫_CSDN个人主页牛客高级专题作者、在牛客打造高质量专栏《前端面试必备》蓝桥云课签约作者、已在蓝桥云课上架的前后端实战课程《Vue.js
阿珊和她的猫·2024-01-06 11:07

[Verilog语言入门教程] 乘法器详解 与 设计/仿真

专栏《Verilog》<<<<返回总目录<<<<乘法器可以分为以下5种类型：顺序乘法器（SequentialMultiplier）：顺序乘法器是最简单的乘法器类型，采用逐位相乘的方法实现。
元存储·2024-01-06 11:51

「Verilog学习笔记」任意奇数倍时钟分频

专栏前言本专栏的内容主要是记录本人学习Verilog过程中的一些知识点，刷题网站用的是牛客网`timescale1ns/1nsmoduleclk_divider#(parameterdividor=5)
KS〔学IC版〕·2024-01-06 11:20
上一页 19 20 21 22 23 24 25 26 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他