牛客Verilog习题集

大一，如何成为一名fpga工程师?

1、数电（必须掌握的基础），然后进阶学模电（选学），2、掌握HDL（HDL=verilog+VHDL）可以选择verilog或者VHDL，建议verilog就行。
宸极FPGA_IC·2024-01-06 11:18

暑期读书写作反思

可是，当下不少教师除了读教材、教参、习题集和标准答案，几乎不读其他的书；而且不少教师看似教书几十年，其实只教了一年书，因为他们只是不断重复，故而他们永远是没有长大的“新教师”，更是思想僵化、因循守旧、不进则退的
二楼东头的房间·2024-01-06 11:05

「Verilog学习笔记」编写乘法器求解算法表达式

专栏前言本专栏的内容主要是记录本人学习Verilog过程中的一些知识点，刷题网站用的是牛客网`timescale1ns/1nsmodulecalculation(inputclk,inputrst_n,
KS〔学IC版〕·2024-01-06 07:38

计算机基础面试题 |10.精选计算机基础面试题

前端开发工程师（主业）、技术博主（副业）、已过CET6阿珊和她的猫_CSDN个人主页牛客高级专题作者、在牛客打造高质量专栏《前端面试必备》蓝桥云课签约作者、已在蓝桥云课上架的前后端实战课程《Vue.js
ai_todo·2024-01-06 06:58

计算机基础面试题 |11.精选计算机基础面试题

前端开发工程师（主业）、技术博主（副业）、已过CET6阿珊和她的猫_CSDN个人主页牛客高级专题作者、在牛客打造高质量专栏《前端面试必备》蓝桥云课签约作者、已在蓝桥云课上架的前后端实战课程《Vue.js
ai_todo·2024-01-06 06:58

计算机基础面试题 |09.精选计算机基础面试题

前端开发工程师（主业）、技术博主（副业）、已过CET6阿珊和她的猫_CSDN个人主页牛客高级专题作者、在牛客打造高质量专栏《前端面试必备》蓝桥云课签约作者、已在蓝桥云课上架的前后端实战课程《Vue.js
ai_todo·2024-01-06 06:57

计算机基础面试题 |12.精选计算机基础面试题

前端开发工程师（主业）、技术博主（副业）、已过CET6阿珊和她的猫_CSDN个人主页牛客高级专题作者、在牛客打造高质量专栏《前端面试必备》蓝桥云课签约作者、已在蓝桥云课上架的前后端实战课程《Vue.js
ai_todo·2024-01-06 06:21

【Synopsys工具使用】2.Verdi的使用

Verdi查看逻辑原理图用VCS生成波形文件并用Verdi打开  编写Makefile文件：all:findcomfind:find-name"*.v">file.listcom:vcs-full64-sverilog-debug_all-fsdb-ffile.list-lcom.logsim
PPRAM·2024-01-06 04:07

C语言入门必刷题-牛客网精选-经典题型-一定来试试哦

文章目录BC117小乐乐走台阶描述输入描述：输出描述：示例1示例2分析BC98序列中删除指定数字描述输入描述：输出描述：示例1示例2BC95最高分与最低分之差描述输入描述：输出描述：示例1BC48字母大小写转换描述输入描述：输出描述：示例1BC45最高分数描述输入描述：示例1示例2BC38变种水仙花描述例如：输入描述：输出描述：分析BC117小乐乐走台阶描述小乐乐上课需要走n阶台阶，因为他腿比较长
北冥有鱼-.·2024-01-06 01:02

牛客网C语言刷题总结之------循环输出图形

简单推荐2个刷题网站：牛客网-找工作神器|笔试题库|面试经验|实习招聘内推，求职就业一站解决_牛客网在线OJ网站-啊哈添柴这期主要讲的是牛客网上的C语言相关题目。一个类型的我会做一个统一讲解，希望能
bit_Sakura·2024-01-06 01:31

c语言刷题（牛客网）

c语言刷题（牛客网100道基础题）学习没有捷径，唯有重复多练，这是浩克为大家找的牛客网刷题资源，如果你正在学或者学完了都可以来检验一下自己能力。
无敌浩克 .·2024-01-06 01:31

【C语言刷题每日一题#牛客网BC107】矩阵转置

目录问题描述思路逐步分析完整代码实现结果测试问题描述思路逐步分析首先，根据输入的描述，第一行输入的是两个整数n和m，分别表示一个矩阵（二维数组）的行和列，并且行和列不超过10根据要求，先创建两个变量n和m用来存储第一行输入的行数和列数#includeintmain(){intn=0,m=0;scanf("%d%d",&n,&m);}接着，从2到n+1行，每行输入m个整数，输入整数的范围刚好就是in
倔强的石头106·2024-01-06 01:58

剑指offer-Python版（上）

题号顺序是牛客网上的顺序，答案都是牛客网编译通过的。由于内容过多，分了两节笔记。
生信师姐·2024-01-06 00:31

括号|牛客

括号from：https://ac.nowcoder.com/acm/contest/9981/B时间限制：c/c++1s，其他2s空间限制：c/c++256M，其他512M题目描述：请你构造一个非空的括号字符串，包含正好k个不同合法括号对。所谓括号字符串，是指由’(‘和’)'这两种字符构成的字符串。要求构造的字符串长度不超过100000。输入描述：一个整数k。0#includeusingname
Alan_Lowe·2024-01-06 00:14

MATLAB/simulink HDLCoder生成DDS quartus项目

一、什么是HDLCoderHDLCoder通过从MATLAB函数、Simulink模型和Stateflow图中生成可移植、可综合的Verilog®和VHDL
萨文 摩尔杰·2024-01-05 23:42

HDB3 的编码与译码 ①（MATLAB 实现）2021-9-11

最终的目的是使用Verilog语言完成一个HDB3的编码器和译码器。一、HDB3码是什么？HDB3全称（HighDensityBipolaroforder3cod
@可口可乐·2024-01-05 23:40

c++牛客总结

一、c/c++语言基础1、基础1、指针和引用的区别指针是一个新的变量，指向另一个变量的地址，我们可以通过这个地址来修改该另一个变量；引用是一个别名，对引用的操作就是对变量本身进行操作；指针可以有多级引用只有一级传参的时候，使用指针的话需要解引用才能对参数做修改；而使用引用可以直接对参数进行修改指针的大小一般是四个字节引用的大小取决于被引用对象的大小（指的是使用sizeof运算符得到的结果，引用本质
sober_me·2024-01-05 20:32

C语言----abc（牛客网）

题目描述设a、b、c均是0到9之间的数字，abc、bcc是两个三位数，且有：abc+bcc=532。求满足条件的所有a、b、c的值。输入描述:题目没有任何输入。输出描述:请输出所有满足题目条件的a、b、c的值。a、b、c之间用空格隔开。每个输出占一行。#include#includeintmain(){for(inta=0;a
单向箭头·2024-01-05 19:38

2020-01-13硬件设计语言版本更新与Vivado 2018.3支持

VHDL和verilog是两种国际公认的硬件编程语言，版本更替如下：IEEEStd1364-2001_IEEEStandardforVerilogHardwareDescriptionLanguage=
az1981cn·2024-01-05 19:31

sql面试题 连续签到领金币（连续登录问题）

牛客面试题问题：计算每个用户2021年7月以来每月获得的金币数问题一：连续登录问题selectuid,date(in_time)asdt,row_number()over(partitionbyuidorderbydate
麻辣清汤·2024-01-05 17:09

使用VIVADO LICENSE 加密VHDL/Verilog 文件（一）

第一步：license获取到赛灵思官网申请IEEE1735V2的license，或者通过赛灵思代理商申请。（建议后者，前者可能不会有回复）。第二步，加载license，使能加密功能。第三步，根据需求创建密钥文件。根据自身需求，更改是否加密仿真等情况,一般通过falsetrue选择。文件下内容如下：`pragmaprotectversion=2`pragmaprotectencrypt_agent=
希言自然也·2024-01-05 16:18

Verilog中的FIFO设计-异步FIFO篇

0写在前面在上篇文章中，我们介绍了同步FIFO，介绍了FIFO的重要参数，并给出了同步FIFO设计代码，本文将介绍异步FIFO1异步FIFO结构在上篇文章中我们给出了FIFO的基本接口图image并且指出，该图适用于所有的FIFO，这次我们先看看异步FIFO内部的大体框图image异步FIFO主要由五部分组成：写控制端、读控制端、FIFOMemory和两个时钟同步端写控制端用于判断是否可以写入数据
行走的BUG永动机·2024-01-05 12:43

深入了解 Vite：快速、简洁、高效的前端构建工具（下）

前端开发工程师（主业）、技术博主（副业）、已过CET6阿珊和她的猫_CSDN个人主页牛客高级专题作者、在牛客打造高质量专栏《前端面试必备》蓝桥云课签约作者、已在蓝桥云课上架的前后端实战课程《Vue.js
阿珊和她的猫·2024-01-05 09:49

Quartus II 13.1的安装及使用

QuartusII13.1的安装及使用_quartus13.1-CSDN博客1.3Verilog环境搭建|菜鸟教程学习Verilog做仿真时，可选择不同仿真环境。
lbaihao·2024-01-05 09:05

FPGA高端项目：纯verilog的 UDP 协议栈，提供11套工程源码和技术支持

目录1、前言免责声明更新说明2、相关方案推荐我这里已有的以太网方案本协议栈的千兆网UDP版本1G千兆网TCP-->服务器方案1G千兆网TCP-->客户端方案10G万兆网TCP-->服务器+客户端方案3、该UDP协议栈性能4、详细设计方案设计架构框图网络调试助手网络PHYIDELAYE源语MAC层AXI4-StreamFIFOUDP协议栈IP地址修改UDP数据回环总体代码架构5、工程源码-1详解6、
9527华安·2024-01-05 06:13

FPGA高端项目：纯verilog的 10G-UDP 高速协议栈，提供7套工程源码和技术支持

目录1、前言免责声明更新说明2、相关方案推荐我这里已有的以太网方案本协议栈的千兆网UDP版本1G千兆网TCP-->服务器方案1G千兆网TCP-->客户端方案10G万兆网TCP-->服务器+客户端方案3、该UDP协议栈性能4、详细设计方案设计架构框图网络调试助手GT资源使用GTH--10GBASE-R*协议使用10GEthernetPCS/PMA(10GBASE-R/KR)协议使用GTY--10GB
9527华安·2024-01-05 06:09

「Verilog学习笔记」求最小公倍数

专栏前言本专栏的内容主要是记录本人学习Verilog过程中的一些知识点，刷题网站用的是牛客网题目要求求解两个数的最小公倍数，而最小公倍数可以通过两个数的乘积除以两个数的最小公约数得到。
KS〔学IC版〕·2024-01-05 06:37

Vue 中的 ref 与 reactive：让你的应用更具响应性（下）

前端开发工程师（主业）、技术博主（副业）、已过CET6阿珊和她的猫_CSDN个人主页牛客高级专题作者、在牛客打造高质量专栏《前端面试必备》蓝桥云课签约作者、已在蓝桥云课上架的前后端实战课程《Vue.js
阿珊和她的猫·2024-01-05 02:42

牛客小白月赛84

牛客小白月赛84A签到#includeusingnamespacestd;typedeflonglongll;typedefdoubledb;voidsolve(){intn,m,x,y;cin>>n>
奔跑的乌龟_·2024-01-05 01:42

深入理解 BEM：前端开发中的命名约定革命

前端开发工程师（主业）、技术博主（副业）、已过CET6阿珊和她的猫_CSDN个人主页牛客高级专题作者、在牛客打造高质量专栏《前端面试必备》蓝桥云课签约作者、已在蓝桥云课上架的前后端实战课程《Vue.js
阿珊和她的猫·2024-01-05 00:36

PCI Verilog IP 设计

1PCIIP设计虽然PCI已经逐渐淘汰，但是还是有不少应用需要这样的接口通讯。设计目的是为了提供基于源码的PCIIP，这样硬件就不必受限于某一个FPGA型号，也方便ASIC迁移。由于PCI的电气标准都是标准3.3V电平，不像PCIe需要高速收发器、8b/10b编码等技术的支持，因此设计一个基于源码的PCIIP是完全可行的，并且我们设计的IP也确实经过了验证。1.1功能需求l接收FPGA其它模块的参
Hello-FPGA·2024-01-04 19:15

从C++习题中思考

目录一.开始1.1二.变量和基本类型1.11.21.31.31.4C++Peimer习题集第5版练习。一.开始1.1编写程序，提示用户输入2个整数，打印出这两个整数指定的范围内的所有整数。
卖栗子的小松鼠·2024-01-04 16:14

计算机基础面试题 |08.精选计算机基础面试题

前端开发工程师（主业）、技术博主（副业）、已过CET6阿珊和她的猫_CSDN个人主页牛客高级专题作者、在牛客打造高质量专栏《前端面试必备》蓝桥云课签约作者、已在蓝桥云课上架的前后端实战课程《Vue.js
ai_todo·2024-01-04 13:50

计算机基础面试题 |07.精选计算机基础面试题

前端开发工程师（主业）、技术博主（副业）、已过CET6阿珊和她的猫_CSDN个人主页牛客高级专题作者、在牛客打造高质量专栏《前端面试必备》蓝桥云课签约作者、已在蓝桥云课上架的前后端实战课程《Vue.js
ai_todo·2024-01-04 13:41

Vue 中的 ref 与 reactive：让你的应用更具响应性（上）

前端开发工程师（主业）、技术博主（副业）、已过CET6阿珊和她的猫_CSDN个人主页牛客高级专题作者、在牛客打造高质量专栏《前端面试必备》蓝桥云课签约作者、已在蓝桥云课上架的前后端实战课程《Vue.js
阿珊和她的猫·2024-01-04 12:11

信息学竞赛中的数学 习题集 251-260（10题）

251、3166：练27.3称心如意信息学奥赛一本通-编程启蒙（C++版）在线评测系统#includeusingnamespacestd;intmain(){intx;//cout>x;/*if(x100){//cout100);cout#includeusingnamespacestd;intmain(){doublen,e=0,num=1;cin>>n;for(inti=1;i#include
dllglvzhenfeng·2024-01-04 12:11

信息学竞赛中的数学 习题集 241-250（10题）

241、3161：【例27.1】求整数的和与均值信息学奥赛一本通-编程启蒙（C++版）在线评测系统#include#includeusingnamespacestd;intmain(){intn,a,c;doublep,s;cin>>n;for(inti=1;i>a;s+=a;p=s/n;}c=s;printf("%d%0.5f\n",c,p);return0;}/*NOI/1.5编程基础之循环控
dllglvzhenfeng·2024-01-04 12:11

信息学竞赛中的数学 习题集 231-240（10题）

231、3156：【例26.2】循环判断输出信息学奥赛一本通-编程启蒙（C++版）在线评测系统232、3157：【例26.3】多数求和信息学奥赛一本通-编程启蒙（C++版）在线评测系统233、3158：练26.1输出偶数信息学奥赛一本通-编程启蒙（C++版）在线评测系统234、3159：练26.2分苹果信息学奥赛一本通-编程启蒙（C++版）在线评测系统235、3160：练26.3求平均年龄信息学奥
dllglvzhenfeng·2024-01-04 12:41

GO C编程 C++画图 学习资料大荟萃（2023.12.16）

GoC画图视频集与习题集GoC画图视频集与习题集-CSDN博客GoC模拟赛、教学质量测试（第1关--第13关）GoC模拟赛、教学质量测试（第1关--第13关）-CSDN博客GoC正式比赛集（第1关--第
dllglvzhenfeng·2024-01-04 12:40

Synplify定义全局变量

GUI：option——>Verilog——>CompilerDirectives如果代码里面定义了`ifdefFPGA那在CompilerDirectives处填写FPGA=1即可如果有多个
Jade-YYS·2024-01-04 11:20

Vue 中的 ref 与 reactive：让你的应用更具响应性（中）

前端开发工程师（主业）、技术博主（副业）、已过CET6阿珊和她的猫_CSDN个人主页牛客高级专题作者、在牛客打造高质量专栏《前端面试必备》蓝桥云课签约作者、已在蓝桥云课上架的前后端实战课程《Vue.js
阿珊和她的猫·2024-01-04 10:18

数字IC后端设计实现之Innovus update_names和changeInstName的各种应用场景

update_names1）为了避免和verilog语法保留的一些关键词，比如input，output这些，是不允许存在叫这类名字的wire等。
IC拓荒者·2024-01-04 09:09

C++牛客知识点2

提示：接上文12月1号牛客网公司真题_免费模拟题库_企业面试|笔试真题1、题目一能用友元函数重载的运算符是（A）？A、+B、=C、[]D、->解释：C
晴山ぺ·2024-01-04 06:28

计算机基础面试题 |05.精选计算机基础面试题

前端开发工程师（主业）、技术博主（副业）、已过CET6阿珊和她的猫_CSDN个人主页牛客高级专题作者、在牛客打造高质量专栏《前端面试必备》蓝桥云课签约作者、已在蓝桥云课上架的前后端实战课程《Vue.js
ai_todo·2024-01-03 22:21

计算机基础面试题 |06.精选计算机基础面试题

前端开发工程师（主业）、技术博主（副业）、已过CET6阿珊和她的猫_CSDN个人主页牛客高级专题作者、在牛客打造高质量专栏《前端面试必备》蓝桥云课签约作者、已在蓝桥云课上架的前后端实战课程《Vue.js
ai_todo·2024-01-03 22:20

【FPGA/verilog -入门学习16】fpga状态机实现

需求：用两段式状态机设计序列码检测机。这个序列码检测机用于检索连续输入的1bit数据（每个时钟周期输入1bit），当检测到一串“101100”的输入数据时，产生一个时钟周期的高脉冲指示信号状态图//实现状态机切换//101100//完成切换后，输出高脉冲`timescale1ns/1psmodulevlg_design(inputi_clk,inputi_rest_n,inputi_incode,
王者时代·2024-01-03 17:06

【FPGA/verilog -入门学习15】vivado FPGA 数码管显示

1，需求：使用xc720开发板的8个数码管显示123456782，需求分析：75hc5951，74hc595驱动，将串行数据转换成并行输出。对应研究手册2，发送之前将要发的数据，合并成高8位:SEG,低8位：SEL,结合testbanch查看波形，使用测试代码验证显示。//实现承有数码管显示1`timescale1ns/1psmodulevlg_74hc595_v(inputi_clk,input
王者时代·2024-01-03 17:34

「Verilog学习笔记」异步复位同步释放

专栏前言本专栏的内容主要是记录本人学习Verilog过程中的一些知识点，刷题网站用的是牛客网`timescale1ns/1nsmoduleali16(inputclk,inputrst_n,inputd
KS〔学IC版〕·2024-01-03 13:35

「Verilog学习笔记」全加器

专栏前言本专栏的内容主要是记录本人学习Verilog过程中的一些知识点，刷题网站用的是牛客网//对于半加器，只有输入a,b,输出和进位表示为：//S=a^b;①//C=a&b;②//全加器，在a,b的基础上增加了进位
KS〔学IC版〕·2024-01-03 13:35

「Verilog学习笔记」乘法与位运算

专栏前言本专栏的内容主要是记录本人学习Verilog过程中的一些知识点，刷题网站用的是牛客网观察乘数的特点：1111_1011=1_0000_0000-1-100`timescale1ns/1nsmoduledajiang13
KS〔学IC版〕·2024-01-03 13:04
上一页 20 21 22 23 24 25 26 27 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他