重温FPGA

FPGA光纤Aurora_8B_10B

本章基于Vivado开发工具中Aurora的IP核进行验证。本章包括了光纤眼图的验证、单个Aurora核下板验证、两个Aurora核下板验证。光纤接口眼图验证在协议的选项中，本次实验采用的是Custom（自定义模式）。LineRate（行速率）选项在QPLL/CPLL都支持的情况下带宽为0.6Gb/s到6.5Gb/s，本次实验选择了带宽3.125Gb/s。米联客发板的输入的差分时钟为156.250
小五头·2024-01-30 07:14

重温经典电影《风声》

随着北京疫情趋于稳定，电影院的重启，让我有了机会在电影院重温经典电影，上周末就去重温了《风声》这部电影。电影主要是讲的汪伪政府时期的1942年，在发生了一系列高官暗杀事件后，日军引起高度重视。
疯狂的白菜520·2024-01-30 04:59

班超出塞 63 | 秋色，感动揭晓

北疆秋色又遇见，重温昔日月共年|第63期本文内容：1095字阅读需要4min▎前言广东：时值九月，赤日炎炎，皎阳似火，热到阿妈都唔认得。新疆：都係九月，凉风习习，丹枫迎秋。
班超出塞·2024-01-30 04:36

我脑海里的橡皮擦：爱情始终都是最初的模样

重温当初这部让人哭得死去活来的电影《我脑海中的橡皮擦》，这一次很平静。毕竟时过境迁，物是人非，早已不是当初感春伤怀的小姑娘。
笔下天地·2024-01-30 02:04

Android 面试准备进行曲（数据结构 Map /List）v1.1

Java数据结构之HashMap重温学习1.HashMap2.hash()方法3.HashMap的put方法4.HashMap扩容2HashMap其他可能面试的问题2.1哈希表解决Hash冲突2.2键-
_明川·2024-01-30 02:11

记录最近的状态

年前几天重温了下《如懿传》起因是偶然看到一个视频，演的是“兰因絮果”那一段，就有些动容了，想再看一遍。
吕姝錡·2024-01-30 00:36

2020我最期待的电影：《我想结束这一切》！

当Neflix宣布，即将推出2020年下半年的大作《我想结束这一切》，并表示该电影的美术团队，色彩打造和超现实场景，都由《哈利·波特》系列电影的美术组担任时，我既开心又激动……然后忍不住重温了一遍原著小说
巴黎夜玫瑰·2024-01-29 22:56

又是一年高考季

所以对于过往的时光，也时时会浮现出来，重温一下那或是温柔或是残酷的画面。又是一年高考季，看着正值青春年华朝气蓬勃的孩子一个个信心十足地走进考场，除了羡慕再没有别的感想。虽然曾经经历过那场独木
紫洞箫·2024-01-29 22:08

女儿的高考倒计时-60天

重温那段难以忘怀的旧时光……2012、4、7周六晴梦，今天是高考倒计时60天，还有整整两个月的时间就要高考了，时间过得好快啊！孩子，你的内心紧张吗？你的精神压力大吗？
fyl_Lanny·2024-01-29 21:50

三行诗·惊蛰

图片发自App东风挤进半掩的门一丝温暖吹化了陈雪几株新绿爬上了老树的旧叶一个声音滚动着惊醒了冬眠的懒惰睁开眼重温久违的世界不再蛰伏和春天一起跳跃参与这来临的季节2018年3月5日惊蛰
童心_8c86·2024-01-29 16:26

不忘初心——重温培训

重温经验分享2018年全国优秀班主任培训子曰:温故而知新。今年也没有机会出去学习，为了更好的前行。我只有自己想办法，找到去年培训的笔记进行重温。
一千个理由·2024-01-29 16:27

ISE中逻辑分析仪ChipScope的使用

基本上采用了典型外部逻辑分析仪的理念和功能，却无需额外的逻辑分析设备、测试I/O、电路板走线和探点，只要建立一个对应的文件并做相关设置后，与当前工程捆绑编译，用一根JTAG接口的下载电缆连接到要调试的FPGA
YprgDay·2024-01-29 15:47

Vivado中嵌入式逻辑分析仪ILA的使用（2）

FPGA综合出来的电路都在芯片内部，基本上是没法用示波器或者逻辑分析仪器去测量信号的，所以xilinx等厂家就发明了内置的逻辑分析仪。
Pilgrim2017·2024-01-29 15:16

生活总是多了羡慕，少了珍惜

前段时间重温了《这个杀手不太冷》，那一句经典“人生总是那么痛苦吗？还是只是小时候如
橘猫姐姐·2024-01-29 15:35

《习声回响·强军篇》之“回望2020”

新年伊始，“央广军事”特别推出《习声回响·强军篇》之“回望2020”，和您一起重温和聆听习主席在2020年
不告诉你_b9da·2024-01-29 14:38

【FPGA】：ip核--Divider(除法器)

本文转自：【FPGA】：ip核–Divider(除法器)二、Divider(除法器)概述除法器顾名思义，用来做除法运算。
岁岁人如旧·2024-01-29 13:10

不要批评，不要指责，不要抱怨

再次重温人性的弱点中的第一原则。原则1不要批评，不要指责，不要抱怨。批评是无用的，它激起抵触，让人急于辩白；批评是危险的，它伤害自尊，甚至让人萌生恨意。我喜欢看简友们在中的评论。
慕容同锤·2024-01-29 13:33

FPGA逻辑资源评估之BRAM（以Xilinx为例）

在FPGA逻辑设计时，需要参考所需逻辑资源对FPGA进行选型，其中一项就是对BRAM的评估，在这里以xilinxUltraSCALE+系列FPGA为例，对BRAM进行简单介绍。
wkonghua·2024-01-29 13:38

FPGA实现八位数字抢答器设计

一.设计要求八位数字抢答器设计要求：抢答器同时供8名选手或8个代表队比赛，分别用8个按钮S0~S7表示。设置一个系统清除和抢答控制开关S，该开关由主持人控制。抢答器具有锁存与显示功能。即选手按动按钮，锁存相应的编号，并在优先抢答选手的编号一直保持到主持人将系统清除为止。抢答器具有定时抢答功能，且一次抢答的时间由主持人设定（如,30秒）。当主持人启动"开始"键后，定时器进行减计时，同时扬声器发出短暂
FPGA之旅·2024-01-29 13:08

FPGA抢答器设计

设计一抢答器，要求如下：抢答台数为6；具有抢答开始后20s倒计时，20秒倒计时后6人抢答显示超时，并报警；能显示超前抢答台号并显示犯规报警；系统复位后进入抢答状态，当有一路抢答按键按下，该路抢答信号将其余各路抢答信号封锁，同时铃声响起，直至该路按键松开，显示牌显示该路抢答台号。clk时钟信号b1~b6抢答按钮reset复位按钮shield屏蔽标志位stop倒计时暂停标志位show显示器alarm1
wef@~@·2024-01-29 13:38

URAM和BRAM 的区别

无论是7系列FPGA、UltraScale还是UltraScalePlus系列FPGA，都包含BlockRAM（BRAM），但只有UltraScalePlus芯片有UltraRAM也就是我们所说的URAM
shenlansee·2024-01-29 13:37

Xilinx FPGA BRAM使用方法

BRAM使用方法在利用fpga进行数据处理的过程中，对高速数据采集或者传输的过程中，需要对数据尽心缓存，缓存一般有两种不同的方法，一种是FIFO，一种是RAM，FIFO在vivado中提供IP核，FIFO
一支绝命钩·2024-01-29 13:36

FPGA | BRAM和DRAM

BRAM(BlockRAM)Blockram由一定数量固定大小的存储块构成的，使用BLOCKRAM资源不占用额外的逻辑资源，并且速度快。但是使用的时候消耗的BLOCKRAM资源是其块大小的整数倍。如Xilinx公司的结构中每个BRAM有36Kbit的容量，既可以作为一个36Kbit的存储器使用，也可以拆分为两个独立的18Kbit存储器使用。反过来相邻两个BRAM可以结合起来实现72Kbit存储器，
初雪白了头·2024-01-29 13:35

Xilinx 7系列 BRAM概述

Xilinx7系列FPGA中的块RAM可存储36Kb的数据，可以配置为两个独立的18KbRAM或一个36KbRAM。
FPGA自学笔记分享·2024-01-29 13:34

FPGA中除法器IP核乘法器IP核使用

FPGA中除法器IP核乘法器IP使用1.除法器IP核有两种，3.0是最大支持32bit的被除数除数；4.0是最大支持64bit的被除数除数；研究电机时需要计算步数，都仅仅需要32bit因此选择3.0；2
小时姐姐·2024-01-29 13:04

用FPGA实现多人抢答器

测试题目“三人抢答器”要求：（1）答题开始后，由主持人按下“开始”键后进入抢答环节；（2）每人一个抢答按钮，有人抢答成功后，其他人再抢答无效；（3）当某人抢答成功时，抢答器系统发出半秒的低频音，并在数码管上显示该组别序号；（4）每个人初始分数为0，抢答成功得到一分，并在数码管上显示3人的得分；（每人分配一个数码管用于显示分数，显示“0~9”）（5）抢答成功后，10秒倒计时，并在数码管上显示。倒计时
m0_54472634·2024-01-29 13:33

基于FPGA的4路抢答器verilog，quartus

名称：基于FPGA的4路抢答器verilog（代码在文末付费下载）软件：Quartus语言：Verilog要求：1.主持人具有最高优先级，实现4路公平抢答判决。2.具有选手提前抢答和抢答成功指示。
FPGA代码库·2024-01-29 13:03

[转]Bram和Dram的区别

2、bram有较大的存储空间，是fpga定制的ram资源；而dram是逻辑单元拼出来的，浪费LUT资源3、dram使用更灵活方便些补充：在XilinxAsynchronousFIFOCORE的使用时，有两种
ddk43521·2024-01-29 13:02

【FPGA教程案例11】基于vivado核的除法器设计与实现

FPGA教程目录MATLAB教程目录-----------------------------------------------------------------------------------
fpga和matlab·2024-01-29 13:32

为什么时序逻辑电路会落后一拍？

FPGA初学者可能经常听到一句话：“时序逻辑电路，或者说用<=输出的电路会延迟（落后）一个时钟周期。”但在仿真过程中经常会发现不符合这一“定律”的现象–明明是在仿真时序逻辑，怎么输出不会落后一拍？
单刀FPGA·2024-01-29 13:30

数字式竞赛抢答器(基于Quartus的原理图设计)FPGA

数字式竞赛抢答器(基于Quartus的原理图设计)FPGA一.设计思路二.实现过程1.第一信号鉴别锁存模块+犯规电路(1)使用器件74175，带公共时钟和复位四D触发器(2)原理a.比赛开始前，主持人复位按钮
月月如常·2024-01-29 13:30

【FPGA】Verilog描述电路的三种方式（结构化、数据流和行为化）

前言众所周知，Verilog是作为一种HDL（HardwareDescriptionLanguage，硬件描述语言）出现的，它的主要功能是在不同的抽象层级上描述电路，从而实现电路设计。那么到底该如何描述电路？Verilog提供了3种不同的方式：结构化描述方式（结构模型，StructuralModeling）数据流描述方式（数据模型，Dataflowmodeling）行为级描述方式（行为模型，Beh
单刀FPGA·2024-01-29 13:59

xilinx FPGA 除法器ip核（divider）的使用（VHDL&Vivado）

一、创建除法ip核vivado的除法器ip核有三种类型，跟ISE相比多了一个LuMult类型，总结来说就是LuMult：使用了DSP切片、块RAM和少量的FPGA逻辑原语（寄存器和lut），所以和Radix2
坚持每天写程序·2024-01-29 13:58

FPGA原理与结构（8）——块RAM（Block RAM,BRAM）

系列文章目录：FPGA原理与结构（0）——目录与传送门一、BRAM简介大家对于RAM应该并不陌生，RAM就是一张可读可写的存储表，它经常被拿来与ROM进行对比，相比之下，ROM只可读。
apple_ttt·2024-01-29 13:28

FPGA 通过 UDP 以太网传输 JPEG 压缩图片

FPGA通过UDP以太网传输JPEG压缩图片简介在FPGA上实现了JPEG压缩和UDP以太网传输。
OpenFPGA·2024-01-29 13:23

道不同不相为谋

图片发自App今天在微信朋友圈重温了杜月笙对一个有文化的朋友说的一段话："你原是条鲤鱼，修行500年跳了龙门变成龙了，而我原来只是条泥鳅，修炼1000年变成了鲤鱼，然后再修炼500年才跳过了龙门。
翔遠·2024-01-29 12:57

杏子铺镇五所中学在山斗冲地下党支部陈列馆开展红色主题党日活动

3月14日，双峰县杏子铺镇杏子、测水等5所中学全体教师和学生代表，先后来到山斗冲地下党支部进行“学党史知党恩跟党走”的红色主题党日活动，在缅怀革命先烈中重温红色记忆，喜迎建党百周年华诞。
闲云扁舟·2024-01-29 12:44

畅聊学习

后面又跟爸爸一起研究地理、历史，生物、带我们重温一下久违的这些书籍。爸爸提及道利用这个假期好好跟女儿一起学习增长知识。
燕之秋·2024-01-29 11:48

AI 黑科技，老照片修复，模糊变高清

我拿“自己”的旧照片试了一下，先看效果对比：右侧为修复后只看人脸部分GFPGANhttps://arxiv.org/pdf/2101.04061.pdfFPGAN算法由腾讯PCGARC实验室提出，其相关论文已被
统计学家·2024-01-29 11:04

红色基因传承

此次活动于建党100周年之际举办，发扬革命传统，传承红色基因这一活动主题，重温我们党领导人民进行革命的伟大历史，传承红
雯小舒·2024-01-29 11:13

2019.02.19(40) 晚间10:10 写的东西没了

记不清有多久没有过元宵节了，去年小宝还在肚子里的时候，跟妈妈一起只是简单地过了一下，今年爸爸过来我们身边，今天算是重温了一次元宵节。一早爸妈就开始为团圆饭做准备了。
今晚十点十分·2024-01-29 09:38

《失落的一角》告诉我们：有缺憾，胜于完美

今天，我是有意再次重温这个故事，本意是想写一篇涉及管理问题的心得，想表达的是作用为管理部门及管理人员，如何
佛晓星辉·2024-01-29 08:29

单板计算机(SBC)-片上系统(SOC)嵌入式C++和FPGA(VHDL)

要点：片上系统/单板计算机嵌入式C++及VHDL编程单板计算机(RaspberryPi)C++实现MQTT监控房间门锁，灯光，并使用RESTful提示状态单板计算机(ESP8266)C++无线网络MQTT土壤湿度监测仪，实现HTTP服务器，创建网页版监控界面，构建ESP8266监控固件，单板计算机集成到IP网络，添加二氧化碳检测传感器，使用GPIO和PWM控制继电器和直流压控风扇片上系统(SOC)
亚图跨际·2024-01-29 08:26

南京观海微电子---如何减少时序报告中的逻辑延迟

1.引言在FPGA逻辑电路设计中，FPGA设计能达到的最高性能往往由以下因素决定：▪工作时钟偏移和时钟不确定性；▪逻辑延迟：在一个时钟周期内信号经过的逻辑量；▪网络或路径延迟：Vivado布局布线后引入的延迟量
9亿少女的噩梦·2024-01-29 08:24

卡萨布兰卡

.——1942年/《卡萨布兰卡》男帅到我厌恶，女美到不敢看[微笑]重温经典，致敬峥嵘岁月，迎来2018，推石头上山勿一刻懈怠
眼睛去旅行·2024-01-29 08:43

女儿的高考倒计时-334天

重温那段难以忘怀的旧时光……2011.7.8周五晴中午吃完饭，梦又找了几道语文题让我做，题目是给出几个句子，然后选择恰当的排序，梦说这是高考必出的题型，是考察学生逻辑思维能力的，她说这种题让她很头疼。
fyl_Lanny·2024-01-29 07:53

HPS SoC和FPGA联合使用例程

本教程演示了如何使用HPS/ARM与FPGA进行通信。我们将为DE10标准开发板介绍如何根据官方的DE10_Standard_GHRD工程开发出自己的My_GRHD工程。
zhou_sking·2024-01-29 05:41

FPGA中的HPS

使用轻量级HPS-to-FPGA桥接器连接需要由HPS控制的IP（轻量级HPS到FPGA桥接器允许HPS中的主设备访问SoC器件的FPGA部分中的内存映射控制的从端口。
whocarea·2024-01-29 05:41

quartus如何烧写FPGA程序

1.连接好JTAG线，点击烧写按钮2.选择USB串口3.生成jic文件，点击File-CoventProgrammingFile...-根据芯片型号选择正确的4.删除旧版本程序，添加新版程序4.勾选前两项
徐徐如风XR·2024-01-29 05:41

Quartus FPGA JTAG配置芯片固化(Cyclone IV）

CycloneIV配置芯片固化FPGA有三种配置下载方式：主动配置方式(AS)，被动配置方式(PS)和最常用的基于JTAG的配置方式。
闲庭信步sss·2024-01-29 05:09
上一页 12 13 14 15 16 17 18 19 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他