锁相

Redis分布式锁各版本源码分析

业务逻辑异常导致死锁2.服务宕机导致死锁三、v3彻底搞定死锁四、v4解铃还需系铃人五、v5解锁-原子性六、v6可重入性七、v7锁等待八、v8锁等待-优化测试最后锁超时问题锁丢失问题RedLock前言与分布式锁相对应的是本地锁
人生就像一场戏!·2023-07-18 03:50

FPGA学习---6.PLL 锁相环

六PLL锁相环Phase-LockedLoopPLL的完整英文拼写为Phase-LockedLoop。即相位锁定的环路，也就是我们常说的锁相环。
堪堪多写博客少睡觉·2023-07-17 10:14

电子器件系列四：锁相环

时钟模块：时钟模块主要包括两部分：晶振和双锁相环集成芯片。其主要作用是为ADC、DAC、FPGA提供时钟信号，满足系统对时钟抖动的要求。
Gutie_bartholomew·2023-07-17 03:23

我画了35张图就是为了让你深入 AQS

前言谈到并发，我们不得不说AQS(AbstractQueuedSynchronizer)，所谓的AQS即是抽象的队列式的同步器，内部定义了很多锁相关的方法，我们熟知的ReentrantLock、ReentrantReadWriteLock
码农小光·2023-07-14 15:57

PLL 设计理论

参考杂散是指在锁相环输出信号的频谱中，特定频偏处出现的非理想成分，假设参考时钟为fref，晶振时钟为f0，则参考杂散就会出现在f0±Nfref频偏处。
虫谷ALL·2023-07-14 07:58

PLL基础知识介绍

PLLstructure锁相环（PLL,Phase-LockedLoop）包括三个关键器件：鉴相器（PD,phasedetector）、环路滤波器（loopfilter）和压控振荡器（voltage-controlledoscillator
沱江一苇·2023-07-14 05:30

木心 锁

即使找到了与锁相配的钥匙，也插不进去——而且锁已经锈坏，别以为那个与锁相配的钥匙就开得了——在比喻什么?
Collagen·2023-06-24 06:29

电力电子变压器。 整流级采用级联H桥多电平拓扑，由三个H桥模块级联

锁相环采用基于双二阶广义积分器的锁相环，更快更精确的锁得电网相位。网侧电流TH
「已注销」·2023-06-23 22:59

电力电子变压器。 整流级采用级联H桥多电平拓扑，由三个H桥模块级联，将工频交流转换为直流

锁相环采用基于双二阶广义积分器的锁相环，更快更精确的锁得电网相位。网侧电流TH
「已注销」·2023-06-23 22:28

hmc830相位噪声_低相位噪声电压控制振荡器(VCO)和稳定基准电压构成的频率合成器...

新兴的PLL+VCO(集成电压控制振荡器的锁相环)技术能够针对蜂窝/4G、微波无线电军事等应用快速开发低相位噪声频率合成器，ADI集成频综产品的频率覆盖为25MHz到13.6GHz。
weixin_39631370·2023-06-23 18:10

双向交错CCM图腾柱无桥单相PFC学习仿真与实现（2）SOGI_PLL学习仿真总结

目录前言SOGI基本原理锁相环基本原理仿真实现及说明总结前言前面总结了双向交错CCM图腾柱无桥单相PFC系统实现，后面把问题细分，关于SOGI锁相环的应用和学习在这里总结下。
卡洛斯伊·2023-06-23 18:47

基于滑模观测器的永磁同步电机无感FOC 采用两相静止坐标系的SMO，位置提取方法采用PLL(锁相环)，开关函数包括符号函数

基于滑模观测器的永磁同步电机无感FOC1.采用两相静止坐标系的SMO，位置提取方法采用PLL(锁相环)，开关函数包括符号函数、sigmoid函数、饱和函数，可进行对比分析；2.提供算法对应的参考文献和仿真模型仿真模型纯手工搭建
「已注销」·2023-06-23 07:12

stm32 滑膜观测器+PLL 锁相环 FOC 无感无刷电机控制

上一期为大家介绍了滑膜观测器正反切的应用案例，收到不少小伙伴的反馈是否有PLL的案例，大概看了一下网上的资料，讲理论的很多，能转化成源码的几乎没有。前半年工作和家里的事情都比较多，一拖再拖，终于在6月将源码调试好了，在这里跟大家分享一下调试过程以及注意事项。我们都知道，滑膜控制在滑动膜态下伴随着高频抖阵，因此估算的反电动势中存在高频抖阵现象。基于反正切函数的转自位置估计方法将这种抖阵直接引入反正切
沉醉不知归路1·2023-06-23 07:12

支付宝一面：如何基于Redis实现分布式锁？

网上有很多Redis分布式锁相关的文章，写了一个相对简洁易懂的版本，针对面试和工作应该够用了。分布式锁介绍对于单机多线程来说，在Java中，我们通常使用Reetrant
骨灰级收藏家·2023-06-22 05:34

基于STM32 ARM+FPGA的电能质量分析仪方案（二）软件设计

FPGA部分主要控制AD7606模数转换、数字三相锁相环和FFT谐波计算模块、SDRAM控制器的设计、FSMC接口模块等。
深圳信迈科技DSP+ARM+FPGA·2023-06-21 10:44

LatticeXP2深力科 LFXP2-8E-6TN144I 灵活的flexiFLASH架构 应用笔记介绍

flexiFLASH架构提供了分布式和嵌入式存储器、增强型sysDSP™块、锁相环（PLL）和预置的源同步I/O。多功能I/O支持DDR/DDR2以及
Hailey深力科·2023-06-21 05:58

ZYNQ——锁相环(PLL)实验

、分配引脚七、板上验证八、示波器输出九、问题汇总一、介绍ZYNQ开发板上只有一个50MHz的时钟输入，如果要用到其他频率的时钟，就需要通过FPGA芯片内部集成的PLL(PhaseLockedLoop，锁相环
西岸贤·2023-06-20 23:50

C++linux高并发服务器项目实践 day11

C++linux高并发服务器项目实践day11线程同步互斥锁死锁读写锁读写锁相关操作函数生产者消费者模型条件变量信号量线程同步线程的主要优势在于，能够通过全局变量来共享信息。
mcyuuji·2023-06-18 16:33

MySQL基本概念－－锁

排它锁排它锁的代号是X，是eXclusive的缩写，排它锁的粒度与共享锁相同，也是行或者元组。一个事务获取了排它锁之后，可以对锁定范围内的数据执行写操作。
席飞剑·2023-06-18 02:36

深入AQS AbstractQueuedSynchronizer

所谓的AQS即是抽象的队列式的同步器，内部定义了很多锁相关的方法，我们熟知的ReentrantLock、ReentrantReadWriteLock、CountDownLatch、Semaphore等都是基于
long_c2b7·2023-06-17 01:39

10G以太网

10g以太网系统框图时钟PCS/PMA接收外部差分参考时钟(156.25MHz),经过内部锁相环输出coreclk（156.25MHz）,从而驱动整个系统工作数据发送:用户在156.25MHz时钟下，通过
Bohai0525·2023-06-15 06:38

PLL锁相环的一部分--鉴频鉴相器

鉴频鉴相器作为锁相环的一部分也是有相对应的独立芯片.鉴频鉴相器芯片主要有以下几种：LM565/LM565C鉴频鉴相器芯片XR2211CP鉴频鉴相器芯片NE567比较器、鉴频、鉴相ICMC1496/LM1496
走错路的程序员·2023-06-13 17:52

【Linux高级 I/O（7）】初识文件锁——fcntl()方法及其独占性、共享性实验（附全文代码）

/*structflock*flockptr*/);与锁相关的cmd为F_SETLK、F_SETLKW、F_GETLK，第三个参数flockptr是一个st
GPIOB_PIN7·2023-06-13 04:37

S32K324芯片学习笔记-Clock

时钟时钟输出概述其他时钟整体框图时钟源芯片时钟源芯片输入时钟芯片输出时钟FIRC快速内部RC振荡器待机模式下的FIRC_CLK行为SIRC慢速内部RC振荡器待机模式下的SIRC行为FXOSC快速外部晶振慢速外部晶振PLL锁相环配置
赞哥哥s·2023-06-11 19:40

Linux自旋锁与互斥锁的区别与选用原则

一、区别1.实现方式上的区别：互斥锁是基于自旋锁实现的，所以自旋锁相较于互斥锁更加底层。2.开销上的区别：获取不到互斥锁时会发生上下文切换并休眠，而自旋锁则“自旋”在原地直到被获取。
Dokin丶·2023-06-11 16:42

静下心来，放慢脚步去做

刚才看文献看到微弱信号的检测方法有四种：相关检测法，锁相检测法，取样积分法，光子计数法。
如月327·2023-06-10 20:15

MySQL锁机制详解-表锁与行锁

文章目录1.数据库锁理论2.锁的分类2.1按数据操作的类型分类2.2按数据操作的颗粒度分类3.表锁的应用3.1表锁相关命令3.2给表加表共享读锁3.3给表加表独占写锁3.4意向共享锁和意向排他锁3.5并发插入
Code0cean·2023-06-10 16:21

通信原理简答题

4．锁相环路与自动频率控制电路实现稳频功能时，哪种性能优越？为什么？5.小信号谐振放大器与谐振功率放大器的主要区别是什么？1．通信系统由哪些部分组成？各组成部分的作用
Karry D·2023-06-10 09:51

各种锁分类及其原理

本文旨在对锁相关源码（本文中的源码来自JDK8）、使用场景进行举例，为读者介绍主流锁的知识点，以及不同的锁的适用场景。Java中往往是按照是否含有某一特性来定义锁，我们
njnu@liyong·2023-06-08 11:44

高品质USB声卡/音频芯片SSS1700|SSS1700设计96 KHz 24位采样率USB耳机麦克风方案|SSS1700中文设计方案讲解

USB声卡/音频芯片，具有96KHz24位采样率和外部音频编解码器（24位/96KHzI2S输入和输出），并具有内置立体声16/24位ADC、立体声16/24位DAC、耳机驱动程序、五频段硬件EQ、，音频锁相
qq1659747718·2023-06-07 16:52

Parameter ‘MP_OPTLOCK_VERSION_ORIGINAL‘ not found

Parameter'MP_OPTLOCK_VERSION_ORIGINAL'notfound.Availableparametersare[param1,et]搜索【MP_OPTLOCK_VERSION_ORIGINAL】，是乐观锁相关备注
u010286334·2023-06-07 12:29

MYSQL锁学习笔记

最近因为听了公司的一位师兄关于MYSQLInnoDB锁的讲座，收获很多，所以将MYSQL锁相关的必备知识在此进行梳理。这些知识不仅可以帮助面试，也可以在日常开发进行性能优化或死锁问题排查时派上用场。
JAVA一方·2023-04-21 16:54

STM32实战项目：HAL_RCC_OscConfig中程序卡死问题解决办法

STM32CUBEIDESTM32F405VG现象复现项目中一个是IAP程序，另一个是APP程序，两个程序都是使用STM32CubeIDE生成，当程序跳转到APP中并且执行到函数SystemClock_Config中的时候，在初始化锁相环调用
觉皇嵌入式·2023-04-21 16:18

ASEMI代理ADAU1979WBCPZ原装ADI车规级ADAU1979WBCPZ

ADAU1979WBCPZ品牌：ADI/亚德诺封装：LFCSP-40批号：2023+安装类型：表面贴装型引脚数量：40类型：车规级芯片ADAU1979WBCPZ特征四个4.5Vrms（典型）差分输入用于主时钟的片上锁相环
ASEMI99·2023-04-18 14:09

#详细介绍！！！ 造成死锁的原因以及解决方案！

目录1.什么是死锁2.形成死锁的原因（四个必要条件）3.如果有效避免死锁1.什么是死锁死锁主要是锁彼此间进行锁等待，导致每个锁都不能正常执行的情况例子1：多个锁相互等待造成死锁假设有两个锁对象为lock1
等一场春风·2023-04-18 14:49

JUC并发编程之读写锁原理

1.图解流程读写锁用的是同一个Sycn同步器，因此等待队列、state等也是同一个t1w.lock，t2r.lockt1成功上锁，流程与ReentrantLock加锁相比没有特殊之处，不同的是写锁状态占了
晓风残月Lx·2023-04-18 13:10

【JVM】面试题之死锁及问题是怎么定位

文章目录前言回顾线程的状态死锁产生的条件构造死锁jstack命令分析避免死锁的几个常见方法前言之前面试的时候被问到死锁这块的问题，借着最近学习jvm来总结下死锁相关的知识。
it噩梦·2023-04-14 18:27

Java并发编程之ReentrantLock重入锁

,java.io.Serializable{privatestaticfinallongserialVersionUID=7373984872572414699L;//实现同步逻辑的同步器，提供了所有锁相关的操作
隐 风·2023-04-14 12:12

3.11、读写锁

3.11、读写锁1.读写锁的相关介绍2.读写锁相关操作函数3.读写锁代码举例4.man文档中无法查看相关函数怎么办1.读写锁的相关介绍当有一个线程已经持有互斥锁时，互斥锁将所有试图进入临界区的线程都阻塞住
zyl51_·2023-04-13 00:05

AntDB-M数据库锁分析，不要错过！

锁是OLTP数据库中保证事务一致性的一种重要手段，本文主要阐述AntDB-M（AntDB内存引擎）的锁相关设计。概述AntDB-M的锁的设计分为两
亚信安慧AntDB数据库·2023-04-12 23:11

硬件原理图设计规范（二）

对于FPGA中的锁相环、RAM、乘法器、DSP单元、CPU核等资源，经过精确预算，允许使用到100%。
newzhpfree·2023-04-11 21:34

线程间通信

前提：wait会释放锁相关方法：使用时要首先获得相关锁方法名称说明wait()使线程进入WAITING状态，只有等待另外线程的通知或被中断才会返回wait(long)等待超过一定时间，没有通知就返回notify
覆水无言·2023-04-10 20:30

java基础问答

publicsynchronizedvoidmethod(){}2.作用于静态方法，锁住的是类的Class对象，因为Class的相关数据存储在永久代元空间，元空间是全局共享的，因此静态方法锁相当于类的一个全局锁
Hoshea_sun·2023-04-10 05:30

时间放大器——简介与基本硬件结构

锁相环（PLL）领域：稳定电路中振荡频率，比如两个时钟的相位有偏差，经
Kimho-emo·2023-04-09 15:27

多线程积累：锁

内容会进行不定时更新，希望能更完善的整理锁相关知识点。公平锁和非公平锁1.公平锁多个线程按照申请锁的顺序来获取锁，线程直接进入队列中排队，队列中的第一个线程才能获得锁。
skipper_shou·2023-04-09 14:11

第4课【STM32的时钟】时钟 时钟源 内外部时钟 高低速时钟

时钟有什么作用时钟源HSE外部高速时钟HSI内部高速时钟LSE外部低速时钟LSI内部低速时钟PLL锁相环主要时钟和其他时钟主要时钟其他时钟配置系统时钟实验基本知识框架Xmind文件下载基本知识框架课堂笔记时钟什么是时钟
PORKWOTONLEE·2023-04-09 14:50

2.CAS与锁相关

CAS与锁相关1.Java锁的分类2.悲观锁与乐观锁什么是悲观锁乐观锁Mysql层面实现乐观锁3.公平锁与非公平锁公平锁非公平锁公平锁的底层是如何实现的4.锁的可重入性与自旋锁什么是锁的可重入性什么是CASCAS
孙瑞_COME_ON·2023-04-09 03:13

UWB硬件设计相关内容

频率参考 晶振一般选择38.4MHZ的TCXO，但是要注意加上LDO(TPS73601DBVR)PLL环路滤波器 dw1000内部有两个锁相环电路，可生成基带处理时钟和RF本地震荡信号，每个PLL都需要外部环路滤波
3561cc5dc1b0·2023-04-08 19:03

电压控制振荡器 (VCO) 的基础知识及其选型和使用

此外，还有锁相环(PLL)：这种电路使用控制系统来改变振荡器的频率和/或相位，以匹配输入参考信号的频率/相位。
嵌入式资讯精选·2023-04-07 19:13

PLL锁相环简介

PLL锁相环锁相环能够实现什么功能？
风吹梧桐的果子·2023-04-07 19:13
上一页 2 3 4 5 6 7 8 9 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他