ALTERA

Altera OpenCL用于计算机领域的13个经典案例

英文出自：Streamcomputing转自：http://www.csdn.net/article/2013-10-29/2817319-the-application-areas-opencl-can-be-used摘要：当使用加速器和OpenCL时，哪种类型的算法更加快速？来自弗吉尼亚理工大学的WuFeng教授和他的团队例举了一份算法列表，分享了OpenCL常被用于计算机领域的13个经典案例
logic3·2016-03-01 20:00

面向OPENCL的ALTERA SDK

面向OPENCL的ALTERASDK使用面向开放计算语言(OpenCL™)的 Altera® SDK，用户可以抽象出传统的硬件FPGA开发流程，采用更快、更高层面的软件开发流程。
logic3·2016-02-29 21:00

添加、删除约束

ALTERTABLEuserADDUNIQUEKEY(name);添加外键约束ALTERTABLEuserADDFOREIGNKEY(pid)REFERENCETOprovinces(id);添加默认值ALTERTABLEuserALTERageSETDEFAULT15
koastal·2016-02-26 22:00

The user specified as a definer (”@’%') does not exist 解决办法

第二种：复制视图创建语句，直接将create改成alter，definer改成相关的，比如root@localhost 例如：用alterview修改definer的值，alterAL
990487026·2016-02-22 14:05

nios中定时器的使用

IOWR_ALTERA_AVALON_TIMER_STATUS(TIMER1_BASE,0x00);//
farbeyond·2016-02-20 11:00

Nios下按键中断

staticvoidInitial_Keys(){IOWR_ALTERA_AVALON_PIO_IRQ_MASK(KEY_OK_BASE,1);//中断使能IOWR_ALT
farbeyond·2016-02-20 11:00

FPGA中的时序分析（二）

使用Timequest 笔者对Altera较熟悉，这里以quartusii中的timequest作为讲解。 Timequest分析时序的核心，也就是在于延迟因数的计算。
raymon_tec·2016-02-13 20:00

FPGA中的时序分析（二）

使用Timequest 笔者对Altera较熟悉，这里以quartusii中的timequest作为讲解。 Timequest分析时序的核心，也就是在于延迟因数的计算。
raymon_tec·2016-02-13 20:00

FPGA中的时序分析(一)

http://quartushelp.altera.com/c
raymon_tec·2016-02-13 20:00

FPGA中的时序分析(一)

http://quartushelp.altera.com/c
raymon_tec·2016-02-13 20:00

FPGA, Float 32bit, multiplyier by Verilog

1,FPGAdevice,usingthree18bitx18bitmultipliertoimplement32bitfloatmultiplier 2,comparingtoAlterafloatmultiplyerIP
pengdada·2016-02-04 09:00

FPGA, Float 32bit, multiplyier by Verilog

1,FPGAdevice,usingthree18bitx18bitmultipliertoimplement32bitfloatmultiplier 2,comparingtoAlterafloatmultiplyerIP
pengdada·2016-02-04 09:00

Xilinx原理图封装制作

miGyvFZ3ALRbB8Dp4BrODpwk8M1O0UU045R9hOWa52LMGx4QqgaGYtDaFdUlQ04XDG9hgoKE719RYPsjN3pMrAxm7PXwABLxJRNNZW-6KKy对于Altera
agllero·2016-01-26 10:00

Mysql 关键字-保留字

ADDALLALTERANALYZEANDASASCASENSITIVEBEFOREBETWEENBIGINTBINARYBLOBBOTHBYCALLCASCADECASECHANGECHARCHARACTERCHECKCOLLATECOLUMNCONDITIONCONNECTIONCONSTRAINTCONTINUECONVERTCREATECROSSCURRENT_DATECURRENT_TI
u013510614·2016-01-14 16:00

8.4　数据库审核规范

具有ALTERANYDATABASEAUDIT权限的用户可以创建数据库审核规范并将其绑定到任何审核。
MSSQLMCT·2016-01-09 11:27

8.4　数据库审核规范

具有ALTERANYDATABASEAUDIT权限的用户可以创建数据库审核规范并将其绑定到任何审核。
MSSQLMCT·2016-01-09 11:27

MS SQL 权限设置脚本

EXECsp_addrolememberN'db_owner',N'db'----将db设置为db_owner角色中的一员EXECsp_droprolememberN'db_owner',N'db'----将db从db_owner角色去除ALTERAUTHORIZATIONONSCHEMA
纵横·2016-01-06 11:00

Altera Max10系列FPGA简介

作者：Hello,Panda今天聊聊Altera，貌似很久没有关注过Altera了。因为熟悉，所以关注较少，要知道熊猫君就是从Altera开始学FPGA的。
_Hello_Panda_·2015-12-30 20:34

商业英语句型07

whatagreatwaytodosthvaletparking 代课泊车likeatailortodoalteration.    freealteration whileyouwait.
pfm685757·2015-12-22 10:00

Java 文件监控，实时监控文件加载之Commons-io

代码  package wy.util.filemonitor;    import java.io.File;    import org.apache.commons.io.monitor.FileAlterationListenerAdaptor
kevincefang·2015-12-18 14:00

ORACLE数据库系统权限，名称，说明

create cluster 在自己的方案中创建，更改和删除集群createanycluster在任何方案中创建集群alteranycluster在任何方案中更改集群dropanycluster在任何方案中删除集群数据库权限
万里风云186·2015-12-11 11:52

oracle 各种授权

alteranycluster修改任意簇的权限 alteranyindex修改任意索引的权限 alteranyrole修改任意角色的权限 alteranysequence修改任意序列的权限 alteranysnapshot
fengqinyun·2015-12-07 10:00

iptables 规则执行顺序

ThefirstisthemangletablewhichisresponsibleforthealterationofqualityofservicebitsintheT
yntmdr·2015-12-04 12:44

ModelSim入门

安装了ModelSim ALTERA 6.4a; 2. 熟悉基本流程，仿真成功； 3. 了解testbench语法基本。   为什么要学ModelSim…… 1.
·2015-11-13 13:39

JAVA轻量级文件监控

对于核心的File Monitor Class，我们继承一个监听适配器类FileAlterationListenerAdaptor，这样会更方便，就不用再去重写每一个Event方法。
·2015-11-13 12:32

Altera 在线资源使用

Altera 在线资源使用 Altera 在线资源使用 1 1.Altera中文版 2 2.建立myaltera账户 获取官网信息与支持 2 3系统化的设计资源 2 3.1.设计实例
·2015-11-13 11:39

时序分析 基本术语 摘记 （ALTERA 官方教程）

跟交通系统似的 我们将要讨论的所有内容都基于这张原理图。  源寄存器把信号驱动至目的寄存器。  这些寄存器可能都在FPGA设计中，也可能其中一个来自板上FPGA的外部第三方器件。  源寄存器和目的寄存器都由某一时钟源提供时钟，一般是这里显示的同一时钟源，但是，也可以是两个不同的源提供时钟。  对于这样的寄存器至寄存器通路，我们把发送沿定义为激活源寄
·2015-11-13 10:51

按照缺氧老兄的博客modelsim仿真成功

      我用的是modelsim-altera 6.5b, 原来装过后来重装系统又没了，今天再把他装上。
·2015-11-13 08:05

Quartus II 12.0 下载、安装和破解

20130417 Quartus II 12.0 不支持波形仿真，推荐使用 QuartusII 9.1，win7 32/64 bit 均可用～ 下载地址 http://download.altera.com
·2015-11-13 07:18

ALTERA在线FPGA/NIOS视频教程地址

Altera产品和资源入门指南 0.5小时  20100321------------------------------------------------------------
·2015-11-13 06:23

sqlite SQL语句

TABLE语句： ALTER TABLEsql-statement ::=     ALTER TABLE [database-name .] table-name alterationalteration
·2015-11-13 06:50

modelsim-altera仿真

　　在用Altera器件做设计，用modelsim做后仿真时，首先要在Quartus中进行工具的设置，setting--EDAtool--simulation—Tool name ---Modelsim
·2015-11-12 17:00

一些关于modelsim仿真的参考资料

www.cnblogs.com/oomusou/category/109368.html http://www.cnblogs.com/oomusou/archive/2008/07/09/modelsim_altera_tutorial.html
·2015-11-12 17:49

Altera对应的时序概念

Altera对应的时序概念    下面主要介绍Altera对应的这些时序概念和约束方法。
·2015-11-12 17:48

Timequest学习资源

http://www.altera.com/support/examples/timequest/exm-timequest.html?
·2015-11-12 13:10

ERWIN使用总结

在生成表之前，必须在服务器中先创建相应的数据库，比如DB_Alteration.   &
·2015-11-12 12:23

Altera的几个常用的Synthesis attributes

语法为： /* synthesis, <any_company_specific_attribute = value_or_optional_value */ 下面就是Altera的
·2015-11-12 09:19

解决Niosii下载FLASH遇到的问题No EPCS layout data --- looking for section [EPCS-xxxxx]

     Altera器件有EPCS系列配置器件，其实，这些配置器件就是我们平时通用的SPIFlash，据AlteraFAE描述：“EPCS器件也是选用某家公司的
·2015-11-12 09:15

VARCHAR2转换为CLOB碰到ORA-22858错误

近日工作中发现有一张表的字段类型建错了，本应是BLOB类型却被别人建成了VARCHAR2(200)，修改时oracle却提示“ORA-22858 invalid alteration of datatype
·2015-11-12 09:30

换位思考多周期约束

在开篇前先推荐两篇文档，一篇是altera的官方文档 Appling Multicycle Execptions in the TimeQuest Timing Analyzer ，另一篇是riple兄很早之前推荐过的
·2015-11-11 16:12

TimeQuest约束外设之诡异的Create Generated Clocks用法

最近在altera FPGA里设计一个外设的驱动模块，模块本身逻辑很简单如下图所示，但是模块和外设之间的时序约束问题搞的很头疼,今天先讲讲总结的一些Timequest下外设约束方法，特别是那毫无用户体验而言的
·2015-11-11 16:11

基于Altera FPGA的LVDS配置应用一例

转载自：http://www.eefocus.com/ilove314/blog/2012-03/231587_83020.html 基于Altera FPGA的LVDS配置应用一例  &
·2015-11-11 05:10

some words that I always make mistake

发音相似容易混淆的词汇 alteration   英 [ɔːltə'reɪʃ(ə)n; 'ɒl-]  美 [,ɔltə'reʃən]&
·2015-11-11 02:02

Altera quartus II遇到的问题

编译时提示： Warning (13024): Output pins are stuck at VCC or GND 　　Warning (13410): Pin "SCLK" is stuck at GND 　　Warning (13410): Pin "SYNCn" is stuck at VCC 　　Warning (13410): Pin &qu
·2015-11-11 00:51

FPGA同步复位异步复位

今天看了篇博客, 是拿altera的芯片和软件作例子的,讲同步异步复位的: http://blog.sina.com.cn/s/blog_bff0927b0101aaii.html 还有一个博客,
·2015-11-11 00:27

【原创】基于Altera DE2的数字实验—001_3 （DE2）（Digital Logical）（Verilog）

Project 3     本实验实现一个定时器。KEY3可以启动和停止计时。KEY0复位（计数停止）。基本思路就是利用Project 2的分频时钟100Hz驱动十进制的计数器，将4个十进制的计数器串联，那么在HEX3-2上显示的数字就以S递增。 本实验包含以下内容： 1. 顶层模块的设计。 2. 单稳态脉冲的生成。 3. 编译报告。 设计 1. 顶层模块
·2015-11-09 13:35

【原创】基于Altera DE2的数字实验—001_2 （DE2）（Digital Logical）（Verilog）

Project 2     本实验主要是练习计数器，以及利用计数器分频。 本实验包含以下内容： 1. 时钟分频 2. 十进制计数器 3. 十六进制计数器 4. Quartus II的编译报告 设计 1. 时钟分频     把DE2上的50MHz的时钟分成以下7种： 在顶层模块（diglab2）里我们把上述分频得到的7个
·2015-11-09 13:34

【翻译】Nios II处理器简介 （Nios II）

Altera Nios II处理器简介 本文介绍的Altera Nios II处理器是一个可在Altera FPGA器件里实现的软核处理器。主要讲述Nios II的基本架构和其指令集。
·2015-11-09 13:33

【原创】基于Altera DE2的数字实验—001_1 （DE2）（Digital Logical）（Verilog）

DE2的基本使用技巧     本篇的3个实验包含DE2的拨动开关，数码管和七段码数码管显示的使用。前提，需要了解Quartus II的基本使用方法。 Project 1     通过拨动开关SW15-0设置一个16-bit的值，并将这个值通过按动KEY3显示在HEX3-0上。 project 1 code：
·2015-11-09 13:33

【翻译】Quartus II里如何仿真

目录 l 范例电路 l 使用波形编辑器 l 功能仿真 l 时序仿真 Quartus II软件包含一个仿真器（当然是10.0之前的版本才有J），可用来对在Altera的可编程器件里实现的设计电路做行为和性能仿真
·2015-11-09 13:32
上一页 19 20 21 22 23 24 25 26 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他