E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
AXI
Vivado与SDK的联合调试方法-使用ILA
Vivado硬件调试有几种手段：ILA（集成逻辑分析器IntegratedLogicAnalyzer）、VIO（虚拟I/OVirtualInput/Output）、Jtag-to-
AXI
等，本方法主要使用了
weixin_34008805
·
2020-07-04 03:10
第八章 ZYNQ-MIZ701 软硬调试高级技巧
8.0难度系数★★☆☆☆☆☆8.1系统构架这个实验中，我们将添加一个名为MATH_IP的CustomIP.并且添加MarkDebug观察
AXI
4-Lite总线上的工作情况
weixin_30532973
·
2020-07-04 02:33
AXI
_GPIO控制器详解（1）
1.
AXI
_GPIO应用场合（1）AXIGPIO模块将PL端连接的GPIO信号通过
AXI
接口与PS模块连接，PS通过
AXI
接口的地址映射对PL端的GPIO信号进行读写等控制,与EMIO可以实现相同的功能
技术先生
·
2020-07-04 02:06
FPGA
ZYNQ 网络通信的四种实现方案
在PL中搭建了1个
AXI
1G/2.5GEthernetSubsystem以及1个AXIDirectMemoryAccessIP核。这两个IP核均通过
AXI
总线经S_
AXI
_HP0口与PS连接，PS
四叶草听雪
·
2020-07-04 02:58
【自我学习-zynq7】2018.11.7学习笔记
PS：processingsystemARM的SOC部分PL：progarmmablelogicFPGA部分接口：
AXI
-LiteAXI4
AXI
-stream三种总线3.vivado生成顶层HDL文件，
小庄庾发
·
2020-07-04 02:30
深入浅出FPGA-17-xilinx_zynq7000_EPP上一个简单实验(PS+PL)
添加自己的一个IP到
AXI
总线上，然后通过SDK编码控制它的寄存器，
Rill
·
2020-07-04 01:53
FPGA/HDL
Ultra96 PYNQ入门之四——数据搬运能手DMA
源代码链接：Ultra96-PYNQ_A-simple-summary1背景知识DMA:直接内存访问，具体可查阅谷歌
AXI
接口：下图是MPSOC内部的互联情况，演示仅使用HP或HPC接口，
sazczmh
·
2020-07-04 01:46
PYNQ入门
PYNQ (ZYNQ) GPIO ：MIO、EMIO、
AXI
_GPIO 代码实现pynq EMIO 点灯
GPIOMIO、EMIO都是ps的GPIO的控制和状态寄存器基地址为：0xE000_A000，我们SDK下软件操作底层都是对于内存地址空间的操作。xparameters.h#defineXPAR_PS7_GPIO_0_DEVICE_ID0#defineXPAR_PS7_GPIO_0_BASEADDR0xE000A000#defineXPAR_PS7_GPIO_0_HIGHADDR0xE000AFF
rrr2
·
2020-07-04 01:13
PYNQ
Zedboard & Zynq 图像采集 视频开发 (四) Linux 系统搭建&Frame Buffer设计
前面说到Zynq采集到视频数据，通过
AXI
4总线传输到DDR，这样PS就可以对视频数据进行操作了。
neufeifatonju
·
2020-07-04 01:04
FPGA
Xilinx ZCU106开发详解（Xilinx Zynq UltraScale+ MPSoC）
开发详解之Petalinux2018.1安装创建Petalinux工程全记录ZCU106开发详解之VIVADO开发环境的安装ZCU106开发之PL侧闪灯ZCU106开发之PS侧MIO闪灯ZCU106开发之
AXI
_BramZCU106
lixiaolin126
·
2020-07-04 00:44
技术开发
zynq7000 linux
axi
-gpio驱动：重置
axi
-gpio驱动方法
比如vivado设计用的
axi
-gpio地址时412000，经过空间导出到用户空间之后，gpiochip
俗子凡夫
·
2020-07-04 00:50
zynq/linux
【JokerのZYNQ7020】
AXI
_ETHERNET_MTU_9K。
软件环境：vivado2017.4硬件平台：XC7Z035今天的关键词是jumboframe、mtu9k。具体说说是什么意思，在图像或者雷达进行实时、高速、大数据量传输时，普通的以太网接口（PS端，单帧小于1500B）就很难满足要求了，这时，启用巨型帧JumboFrame，单帧大小最大可以支持到9K，可以有效的提升带宽，使网络利用率大大提高。首先说下为什么PS端的千兆网口不行。如下图，外部网络数据
Joker_是小王。
·
2020-07-02 13:37
JokerのZYNQ7020
vue项目中axios封装总结
代码如下：//fetch.jsimportAxiosfrom'axios';constfetch=
Axi
海阔天空.
·
2020-07-01 06:13
Vue
详解zynq/zynqmp的gpio系统
系列拥有共计最多118个gpio的引脚控制（理论上ps+pl）,其中MIO54个，EMIO64个，其trm的框图如下zynqmp系列同样如下其MIO78EMIO96其trm的框图如下此外zynq还可以通过
AXI
tccxy_
·
2020-06-30 15:18
zynq开发测试
史上最强iPhone越狱工具诞生，而且是开源！
源/开源最前线前不久，一位名为
Axi
0mx的开发人员发布了一个名为Checkm8的iPhone破解程序，而且是开源的。
视学算法
·
2020-06-30 12:03
利用python提取图像轮廓
Image.open(‘D:/1.jpg’).convert(‘L’))#新建一个图像figure()#使用颜色信息gray()#在原点的左上角显示轮廓图像contour(im,origin=‘image’)
axi
yuan_Devil
·
2020-06-30 09:16
python
IPU概述
1.IPU概述（一）框架首先来看看imx6q整体系统框架图，看看IPU位于整个SOC系统中的位置：可以看出来，整个IPU挂接在
AXI
与AHB总线上面，通过总线，它可以与ARM，VPU，GPU和RAM等模块通信
yanbixing123
·
2020-06-30 05:09
i.MX6-IPU子系统
FPGA_
AXI
4总线
(一)
AXI
总线是什么？
AXI
是ARM1996年提出的微控制器总线家族AMBA中的一部分。
AXI
的第一个版本出现在AMBA3.0，发布于2003年。当前的最新的版本发布于2010年。
雅可
·
2020-06-30 05:06
FPGA
接口
axios 源码深入分析之 源码实现分析
http.js#实现http适配器(包装http包)││└──xhr.js#实现xhr适配器(包装xhr对象)│├──/cancel/#定义取消功能│├──/core/#一些核心功能││├──Axios.js#
axi
旧城tk
·
2020-06-30 00:18
Javascript
对应点集配准算法
先求两个点集的中心aˉ\bar{a}aˉ和bˉ\bar{b}bˉ再求点集的协方差DABD_{AB}DAB2.1A的任意点的偏差Δai=ai−aˉ=(δ
axi
,δayi,δazi)\Delta_{ai}=
码泉
·
2020-06-29 06:39
数学
AXI
接口简介
此部分，有参考他人帖子的内容，加上自己的理解，感恩原作者1、
AXI
（AdvancedeXtensibleInterface）协议主要描述了主设备（Master）和从设备（Slave）之间的数据传输方式，
真诚的刘同学
·
2020-06-29 05:12
关于zynq
zedboard如何从PL端控制DDR读写(一)
(一)看了一段时间的DDR手册，感觉大体有一点了解了，想要实际上板调试，然而实验室可用的开发板不多，拿了一块zynq板看了看，DDR确实有，但是已经集成了控制器，而且控制器还放到了PS端，PL只能通过
AXI
weixin_34183910
·
2020-06-28 12:31
zedboard如何从PL端控制DDR读写(四)
zedboard如何从PL端控制DDR读写(四)PS-PL之间的
AXI
接口分为三种：•通用
AXI
（GeneralPurposeAXI）—一条32位数据总线，适合PL和PS之间的中低速通信。
weixin_34160277
·
2020-06-28 12:08
前端保存二进制文件流返回excel-利用隐藏表单
responseType，然而设置了也没用，这里记录下我最后实现的方式遇到的问题返回的结果截图.pngchrome调试preview截图.png原来的代码（就算设置了responseType，excel还是乱码）
axi
葶子123
·
2020-06-28 08:43
Zynq PS_PL间通信学习（一）
AXI
_DMA_LOOP测试
参考资料：Xilinx官方参考文档：PG021_
axi
_dma、UG585_zynq_7000_TRM等AXIDMA开发http://www.fpgadeveloper.com/2014/08/using-the-
axi
-dma-in-vivado.html
Mr.fang 叶然
·
2020-06-27 15:09
zynq
线性回归之最小二乘法
代数推导：假设拟合直线为y=ax+b对任意样本点(xi,yi)误差为e=yi−(
axi
+b)当S=∑ni=1ei2为最小时拟合度最高，即∑ni=1(y
超人汪小建(seaboat)
·
2020-06-27 13:52
python
机器学习
ZYNQ7000扩展以太网 -
axi
_interconnect 驱动设置
1,使用内核版本4.9：linux-xlnx-xilinx-v2017.4（1）petalinux-create--typeproject--templatezynq--namelwip进入lwip文件夹执行：petalinux-config--get-hw-descriptionyour_wapper.hdf，导入硬件。LinuxComponentsSelection->linux-kernel
四叶草听雪
·
2020-06-27 13:59
基于 PYNQ 的
AXI
总线主从控制编写（ddr3的读写）
菜鸟一枚，最近也学习了关于
AXI
总线的相关知识。基于PYNQ编写了一个简单的
AXI
主从控制（牵涉到DDR3的读写）。设计目的设计出以下一个通过
AXI
总线连接的简单片上系统。
wangbowj123
·
2020-06-27 12:30
FPGA硬件设计
最小二乘法及其c++实现
按上面的分析，误差函数为：e=∑(yi-
axi
浩子成长路
·
2020-06-27 03:03
图像处理
Python实现Iris数据集（鸢尾花卉数据集）kmeans聚类
加载数据集，是一个字典类似Java中的maplris_df=datasets.load_iris()#挑选出前两个维度作为x轴和y轴，你也可以选择其他维度x_axis=lris_df.data[:,0]y_
axi
醉糊涂仙
·
2020-06-26 23:16
机器学习
ZYNQ学习之路11.
AXI
DMA
一.AXIDMA简介AXIDMAIP核提供了
AXI
4内存之间或
AXI
4-StreamIP之间的内存直接访问，可选为分散收集工作模式，初始化，状态和管理寄存器等通过
AXI
4-Lite从机几口访问，结构如图
亦梦云烟
·
2020-06-26 22:54
ZYNQ开发
Microblaze工程实例：生成一个可以输出双浮点数的工程配置全过程
首先创建BlockDesign，如下图：然后跳出新的界面，中间有个加号，添加MicroBlaze，然后双击，按下图分别对CPU架构、性能、调试功能、总线等进行配置：其中
AXI
数据接口是与外围接口交互的总线
真实的螃蟹
·
2020-06-26 20:57
Vivado
FPGA
Xilinx SDK 初学之--PS对PL寄存器的读写控制
首先需要将v文件代码封装为带有
AXI
总线的IP，才能实现PS与PL的通信。
tangkunjyy
·
2020-06-26 17:55
读书笔记
sdk
xilinx
我理解的axis与axis2的差别
----------------------------------------------------axis与
axi
superhanliu
·
2020-06-26 16:35
java
机器学习经典算法笔记——线性回归
最小二乘法这里的目标是找出a,b，使得下面J的尽可能小：J(a,b)=∑i=0m(yi−
axi
−b)2J(a,b)=\sum_{i=0}^m(y^i-ax^i-b)^2J(a,b)=i=0∑m(yi−
axi
攻城猿bilibili
·
2020-06-26 11:47
机器学习笔记
VUE 更好的 ajax 上传处理 axios.js
axios模块之后importaxiosfrom'axios';//安装方法npminstallaxios//或bowerinstallaxios当然也可以用script引入axios提供了一下几种请求方式
axi
大灰狼的小绵羊哥哥
·
2020-06-26 10:39
【Vue2.0-3.0点滴知识
】
MLLT（最大似然线性变换）
考虑在特征空间做一个线性变换，yi=
Axi
，然后在新
Shmily_Young
·
2020-06-26 09:41
语音识别
从零开始zynq linux
AXI
DMA传输
本文从0开始叙述过程。使用的工具为vivado2016.4，sdk也是2016.4.准备工作：首先下载如下的目标文件：1.下载xilinx官方的bootloader文件$gitclonehttps://github.com/Xilinx/u-boot-xlnx.gitboot_loader-generator2.下载xilinxdevicetree生成工具gitclonehttps://githu
shichaog
·
2020-06-26 09:19
fpga
深度学习FPGA实现的阶段性总结
除了输入是由ARM通过
AXI
总线传输，算法的主要部分都是由PL部分（FPGA）实现的。
LupinLeo
·
2020-06-26 09:17
深度学习FPGA实现
玩转Zynq连载37——[ex56] 基于Zynq的
AXI
HP总线读写实例
特权同学玩转Zynq连载37——[ex56]基于Zynq的AXIHP总线读写实例1概述AXIHP总线是Zynq芯片非常重要的一个功能，它可以实现CortexA9与PL之间大吞吐量的数据通信。可以说，Zynq芯片最大的卖点恐怕就是这条总线。对不起，不是1条，是4条这样的AXIHP总线。PL作为AXIHP主机，可以通过这4条总线实现对内存（DDR3）的读写访问，这4条总线加总的极限带宽，通常能够超过D
ove学习使我快乐
·
2020-06-26 04:04
Vivado与SDK的联合调试方法-使用ILA
Vivado硬件调试有几种手段：ILA（集成逻辑分析器IntegratedLogicAnalyzer）、VIO（虚拟I/OVirtualInput/Output）、Jtag-to-
AXI
等，本方法主要使用了
恰_同学少年
·
2020-06-25 08:15
vivado-教程
最小二乘法的计算过程
过程1：求偏导联立方程的过程{∂F∂b=2∑i=1n(
axi
+b−yi)=0(1)∂F∂a=2∑i=1n(
axi
+b−yi)∗xi=0(2)\left\{\begin{array}{l}\frac{\partial
梦醒时分@ying
·
2020-06-25 00:34
机器学习
ARM ACE协议学习（一）
资料来源于ARMAXI4_specificationACE为
AXI
缓存扩展接口ACE协议特点：1、正确的跨缓存共享（CACHEs）2、具有不同特征的器件交互3、最大利用缓存数据4、高性能低功耗之间的选择
崖野苦乐
·
2020-06-24 23:48
理论学习
AMBA、AHB、APB、
AXI
总线介绍和对比
一、引出研究STM32H7的总线系统，对
AXI
、AHB、APB、ASB有点兴趣，于是去简单了解了一下，总结如下：说到
AXI
、AHB、APB、ASB就得先说AMBA（AdvancedMicrocontrollerBusArchitecture
qlexcel
·
2020-06-24 22:43
MCU
ZedBoard+Vivado(三)——自定义
AXI
外设IP核实现流水灯
硬件：Zedboard软件：Vivado2018.2+Win101设计功能：流水灯语言：Verilog+C流程：创建工程->创建
AXI
外设IP核->IPIntegrator->综合、实现、生成Bitstream
q416524389
·
2020-06-24 21:49
嵌入式
axios 请求出现options的原因和解决方案
developer.mozilla.org/zh-CN/docs/Web/HTTP/Access_control_CORS解决方案,使用qs,参考以下文章代码//axios配置axios.defaults.timeout=5000;
axi
mrhaoxiaojun
·
2020-06-24 15:40
vue
Zedboard & Zynq 图像采集 视频开发 (三)
AXI
4总线读写DDR .
cmosfpga视频soc目录(?)[+]AMBA协议简介BLOCKDESIGNS2MMVDMA设计MM2SVDMA设计总结上一篇讲到了通过Zynq内部FPGA采集ov7725摄像头的图像数据，并将RAW8视频数据通过双线性插值法恢复为RGB888视频格式，这一篇的内容就是将RBG888视频数据通过PS的HP端口传送到DDR3进行视频缓存，然后再读出，进行VGA视频显示AMBA协议简介AMBA协议
mepatk
·
2020-06-24 14:03
java实现webservice实例
一：首先创建个WEB工程，然后：http://ws.Apache.org/
axi
lxdzjlzp
·
2020-06-24 10:25
其它
java
Java
JAVA
webservice
WebService
webService
Webservice
关于XILINX FPGA FFT IP核的学习笔记
关于FFT蝶形算法，包括高版本的FFT核（带
AXI
4协议）在这先不阐述了。本文主要是记录7.1版本的FFT核学习仿真记录，把摸索过程中遇到一些问题和解决方法都记录下来，方便以后借鉴和使用。
lovewdmcwieg
·
2020-06-24 08:11
FPGA
LWIP和DDR3配合实现 数据接收和发送（zedboard）
include"xparameters.h"#include"xparameters_ps.h"#include"xil_io.h"#defineDDR_BASEARDDRXPAR_PS7_DDR_0_S_
AXI
水田在奋斗
·
2020-06-24 06:58
Zynq
上一页
18
19
20
21
22
23
24
25
下一页
按字母分类：
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他