E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
AXI
ZYNQ学习之PL和PS接口
ZYNQ学习之PL和PS接口1、PL和PS的接口类型总共有两种：(1)功能接口：
AXI
、EMIO、中断、DMA流控制、时钟调试接口。
miss_youhappy
·
2020-07-05 00:32
zynq7000 采用
AXI
+ EMIO模拟SCCB接口控制ov5640
linux的i2c驱动模型比较复杂，控制ov5640这种SCCB接口非标准的I2C比较困难；采用
AXI
+EMIO接口，模拟SCCB接口协议控制ov5640更加简洁硬件PL端采用2个EMIO口:一个EMIO
luo_xian_neng
·
2020-07-04 23:03
Xilinx
Zynq7000开发
zynq-7000系列基于zynq-7015的vivado初步设计之linux下控制PL扩展的光以太网（1000BASE-X）
初步设计之linux下控制PL扩展的以太网（1000BASE-X）作者：卢浩时间：2017.2.13转载请注明出处嵌入式爱好者开发群：122879839打开vivado，基于zynq-zed工程，添加IP->
AXI
1G
仙神
·
2020-07-04 23:17
ARM-LINUX
ZYNQ
ZYNQ 、
AXI
协议、PS与PL内部通信
ZYNQ、
AXI
协议、PS与PL内部通信三种
AXI
总线分别为：
AXI
4：（Forhigh-performancememory-mappedrequirements.）主要面向高性能地址映射通信的需求，是面向地址映射的接口
liuzq
·
2020-07-04 22:32
电路编辑器
DMA在Vivado和SDK应用解读
在“ZynqDMA的简单介绍”中，我推荐了一篇DMA的应用实例，如下链接：http://www.fpgadeveloper.com/2014/08/using-the-
axi
-dma-in-vivado.html
水田在奋斗
·
2020-07-04 22:09
Zynq
保留DDR内存作为外设访问
最近使用xilinx的zynq，需要完成FPGA和ARM的
AXI
协议通讯，通过增加linux内核启动参数mem=1008M保留了顶部的16M内存空间用来读写数据，FPGA以DMA方式来访问这个内存空间，
linyangspring
·
2020-07-04 21:41
linux
驱动
ZYNQ 的三种GPIO ：MIO EMIO
AXI
_GPIO 小节
我们先看有哪三种GPIO：MIO、EMIO、
AXI
_GPIO。其中MIO和EMIO是直接挂在PS上的GPIO。而
AXI
_GPIO是通过
AXI
总线挂在PS上的GPIO上。我们先
七水_SevenFormer
·
2020-07-04 21:34
FPGA基础知识
ZED Board从入门到精通（二）：
AXI
简介
距离上次发帖时间有点长了，其实这段时间一直在思考。市面上已经有专门讲ZYNQ的书籍了，我看过的有这两本。这两本书怎么说呢，我觉得第二本更像是官方文档的堆砌吧（不喜勿喷），洋洋洒洒近600页，真正我想看的内容却少之又少。第一本书更适合入门（其实相当于傻瓜教程，你拿到书，拿到板子之后马上就能开始做实验），但语法错误、名词错误、软件版本不同造成的错误有很多，附加的光盘第一个实验内容就有错！有时辛辛苦苦搭
卜居
·
2020-07-04 20:34
FPGA
高性能计算——FPGA篇
AXI
总线之DMA的实现
在zynq系列中，PS与PL的数据交互主要通过
AXI
总线进行，对于少量数据的传输（如寄存器配置、状态信息获取等）常常采
AXI
4-LITE。对于大量的、高速的数据传输，常采用
AXI
4-FULL。
kemi450
·
2020-07-04 20:05
HLS
AXI
ZCU102 入门Tips
##################################################################################【一些宏定义位置】：新定义的IP，如
AXI
_TO_LED
kanojoy
·
2020-07-04 20:17
Zynq-Linux移植学习笔记之26-PCIE端节点通过DMA访问内存失败问题解决
通过调研，在交换芯片领域，国内的盛科做的不错，于是选用了盛科的40G交换芯片替代博通的56846.局部硬件简图如下：如上图所示，ZYNQ中使用了
AXI
_PCIEIP核，作为PCIERC节点，交换芯片作为
Felven
·
2020-07-04 19:05
Felven在职场
AMBA总线协议AHB、APB、
AXI
对比分析
高级处理器总线架构AHB(AdvancedHigh-performanceBus)高级高性能总线ASB(AdvancedSystemBus)高级系统总线APB(AdvancedPeripheralBus)高级外围总线
AXI
ivy_reny
·
2020-07-04 19:36
计算机体系结构
zynq中三种实现GPIO的方式
方式是使用PS部分的GPIO模块来实现GPIO功能的，支持54个MIO（可输出三态）、64个输入和128个输出（64个输出和64个输出使能）EMIO而IP方式是在PL部分实现GPIO功能，PS部分通过M_
AXI
_GP
husipeng86
·
2020-07-04 18:03
zynq
ZYNQ-Linux设备树驱动下的双DMA循环切换传输数据
系统框图如下：通过
axi
-gpio
天使之猜
·
2020-07-04 17:03
zynq
linux
嵌入式
Xilinx Zynq器件要点（2）
作者：Hello，Panda1.3互连接口PS对外的互联接口包括：四个64bit高速
AXI
_HPSlave接口，最高时钟为150MHz；两个32bit低速
AXI
_GPSlave接口和两个32bitAXI_GPMaster
_Hello_Panda_
·
2020-07-04 17:14
xilinx随笔
[SV]SystemVerilog中forever begin end導致的Hang死
3、防守的辦法是給if條件後面加上else分支，在else中做一個延時：@
axi
_
gsithxy
·
2020-07-04 16:43
SystemVerilog
ZYNQ-7000 SoC几种DMA的区别与对比
一、
AXI
总线与DMA对于ZYNQ，掌握PS与PL的高速接口；掌握几种DMA的区别与用法；能够编写基于
AXI
-4总线的用户IP且打包，意味着对ZYNQ器件的掌握已经进入了真正的入门，或中级水平。
刘小狼
·
2020-07-04 15:06
FPGA
【zynq】vivado sdk没有自动生成驱动
点击ModifythisBSP‘sSettings可以看到，新加入的
axi
_bram的驱动是none。
@darcy
·
2020-07-04 15:01
zynq
ZYNQ笔记（7）：
AXI
从口自定义IP封装
使用
AXI
_Lite从口实现寄存器列表的读写，并且自己封装为一个自定义IP，以便以后使用。本次记录的是M_
AXI
_GP0接口，此接口是ARM作为主机，FPGA作为从机，配置FPGA的寄存器或者RAM。
djue7752
·
2020-07-04 14:48
【转】
AXI
_Lite 总线详解
目录：·1.前言·2.
AXI
总线与ZYNQ的关系·3
AXI
总线和
AXI
接口以及
AXI
协议·3.1
AXI
总线概述·3.2
AXI
接口介绍·3.3
AXI
协议概述·3.4
AXI
协议之握手协议·3.5突发式读写·
djue7752
·
2020-07-04 14:48
AXI
_BVALID/
AXI
_BREADY的异步处理
AXI
_BVALID/
AXI
_BREADY的异步处理
AXI
_BVALID/
AXI
_BREADY的异步处理本质上是单比特信号的异步处理，但其对持续总cycle数也需要保持一致。
design_simply
·
2020-07-04 14:44
FPGA
如何在vivado中使用
AXI
IP核搭建ZYNQ 7000平台(以spi IP核为例)
新建vivado工程打开vivado软件，我这里使用的是vivado2019.1，单击createproject来创建一个新的工程。单击next继续下一步。输入工程名称和工程文件位置，单击next继续下一步。按默认选择，单击next继续下一步。根据实际应用型号选择对应的soc型号，单击next继续下一步。单击finish完成工程的创建。添加ZYNQCPUIP核单击createblockdesign
踏雪@无痕
·
2020-07-04 14:27
ZYNQ
vivado
DMA技术和及其SG模式
DMA技术
AXI
直接数值存取（DrectMemoryAccess，DMA）IP核在
AXI
4内存映射和
AXI
4流IP接口之间提供高带宽的直接内存访问。
chinamaoge
·
2020-07-04 13:35
DMA
ZYNQ芯片
AXI
协议和PL和PS接口互联
AXI
协议Zynq可扩展平台的性能不仅在于PS与PL的功能强大，最大的优势在于能把二者联合起来使用以形成完整体系。其中，起到至关重要作用的就是通过
AXI
总线协议实现两部分的紧密联合。
chinamaoge
·
2020-07-04 13:35
FPGA
AXI
ZYNQ
ZYNQ-702裸机之MIO使用
ZYNQ-702裸机之MIO使用1.硬件环境搭建-将时钟从PS的FCLK_CLK0连接到PL的M_
AXI
_GP0_ACLK-双击ZYNQ，进行下图操作-702的MIO10连接着LED–DS23然后进行，
chaorwin
·
2020-07-04 12:35
ZYNQ入门系列
zcu102_8_
AXI
_STREAM实现
AXI
_DMA
文章目录
AXI
_STREAM的时序AXIDirectMemoryAccessAXI4-StreamDataFIFO自定义数据源IP配置PS模块完整BlockDesignPS编程特别注意本文配套源码工程已上传至
bt_
·
2020-07-04 12:56
FPGA
zcu102_4_
AXI
_GPIO实现按钮控制LED及PS响应PL中断
本文配套原码工程已上传至https://download.csdn.net/download/botao_li/10909283
AXI
_GPIOAXIGPIO模块将PL端连接的GPIO信号通过
AXI
接口与
bt_
·
2020-07-04 12:56
FPGA
PS 和 PL 互联技术之
AXI
接口
（一）
AXI
接口如何设计高效的PL和PS数据交互通路是ZYNQ芯片设计的重中之重。
肃宁老赵
·
2020-07-04 12:00
ZYNQ
玩转zynq7020开发板——PS利用
AXI
接口读取STLM75和XADC
下面分享我的试用笔记:PS利用
AXI
接口读取STLM75和XADC。由于Zturn的iic温度传感器接在PL上，所以利用
AXI
接口使用AXIIICIP。
bishen1574
·
2020-07-04 12:52
zynq平台PS端对DDR绝对地址访问
当PL端需要通过
AXI
总线访问DDR时，而PS端同样要访问到DDR，为了实现PL和PS对相同地址访问，可以通过定义变量到绝对地址的方法。
apple^?
·
2020-07-04 11:02
电子电路
zynq
Xilinx FIFO使用小结
接口类型选择Native，SOC芯片上也可以根据需要选择
AXI
接口。选择存储器类型：可以用块RAM、分布式RAM，移位寄存器和内嵌FIFO来实现FIFO。这里主要是blockRAM和distribu
alangaixiaoxiao
·
2020-07-04 10:52
FPGA-Verilog
XILINX 的 MIG IP（非
AXI
4）接口时序以及控制
AXI
4从接口块
AXI
4从站接口将
AXI
4事务映射到UI，以向内存控制器提供行业标准总线协议接口。用户界面块和用户界面UI块向用
战斗机上的飞行员
·
2020-07-04 10:03
xilinx
ZYBOZ7从入门到进阶-5 一zyboz7实现PS-PL端的交互：ps端+pl端开关控制LED
Zynq是以PS端的ARM处理器系统为核心的，PS端和PL端是通过
AXI
总线，并且Xilinx已经提供了各种
AXI
通信的
a646123070
·
2020-07-04 10:58
zyboz7
Xilinx zynq万兆网使用与优化
方法使用vivado2015.2.1和petalinux2015.2.1，采用
axi
-10g-ethernetIP核，这个IP核感觉现在xilinx已经不在维护了。
黑客三遍猪
·
2020-07-04 09:20
linux内核与驱动开发
基于ZYNQ的CameraLink图像采集与边缘检测开发详解
使用
AXI
4-StreamSwitchIP核将图像复分成两路，一路用于边缘检测处理（Sobel算法），另一路直接回显。
Tronlong_
·
2020-07-04 08:38
技术文章
AMBA基础知识3：AMBA-
AXI
总线协议详解
来自：http://blog.sina.com.cn/s/blog_13f7886010102x2iz.htmlAXI（AdvancedeXtensibleInterface）是一种总线协议，该协议是ARM公司提出的AMBA（AdvancedMicrocontrollerBusArchitecture）3.0协议中最重要的部分，是一种面向高性能、高带宽、低延迟的片内总线。它的地址/控制和数据相位是
Times_poem
·
2020-07-04 08:46
AMBA基础知识
FPGA概念理解之：
AXI
、AMBA、IP核、总线、接口、协议
源起
AXI
（AdvancedeXtensibleInterface），是Xilinx从6系列的FPGA开始引入的一个接口协议，主要描述了主设备核从设备之间的数据传输方式。
Quant_Learner
·
2020-07-04 08:32
FPGA
【ZYNQ-7000开发之三】ZYNQ平台的HDMI驱动测试
https://wiki.analog.com/resources/fpga/xilinx/kc705/adv7511这个Demo涉及到vivado自动化工程TCL脚本文件的使用，PL和PS的联合处理，
AXI
RZJM_PB
·
2020-07-04 07:21
FPGA
Zynq
ARM
【ZYNQ-7000开发之四】在PS端使用
AXI
DMA传输的步骤
AXIDMA用于
AXI
4memorymapped和
AXI
4-Stream之间的转换ScatterGatherMo
RZJM_PB
·
2020-07-04 07:17
ARM
AXI
嵌入式
Zynq
Zynq
这个架构实现了工业标准的
AXI
接口，在芯片的两个部分之间实现了高带宽、低延迟的连接。PL部分用来实现高速逻辑、算术和数据流子系统是很理想的，而PS支持软件程序或操作系统，具有固
Jaymr99
·
2020-07-04 07:02
#
Zynq
Tensor的合并与分割
)In[7]:c=tf.concat([a,b],axis=0)In[8]:c.shapeOut[8]:TensorShape([6,28,28,3])具体用法为：c=tf.concat([a,b],
axi
星尘亦星辰
·
2020-07-04 07:30
如何在
AXI
和
AXI
4-Stream的Master和Slave间插入一级pipeline
之前在FPGA中做
AXI
4和
AXI
4-Stream接口控制逻辑时遇到过一个问题，如何在Master和Slave接口之间插入一级pipelineregister。
MmikerR
·
2020-07-04 07:59
#
verilog
ZedBoard:自定义函数读写
AXI
外设
摘要：本文主要讲如何自定义函数读写外
AXI
外设，摆脱对SDK库函数的依赖。本文举
AXI
_GPIO这个IP来讲解如自定义函数实现对
AXI
_GPIO的控制。
为中国IC之崛起而读书
·
2020-07-04 06:37
ZedBoard
zynq pl读写ddr 实现vga高清显示
3.利用
axi
总线实现。本次是使用的
z_space
·
2020-07-04 06:19
zynq
ZYNQ生成一个工程的基本步骤
Zynq7000SoC是业界首款AllProgrammableSoC组成：PL(FPGA部分)PS(ARM部分)PL和PS数据传输的高效接口:
AXI
和ACPPS:处理系统（ProcessingSystem
Jasper.J
·
2020-07-04 06:40
ZYNQ
PS与PL协同设计实现GPIO
MIO里的APP里的Timer去掉，Clock里面PL里面FCLK不能去，用的就是这个100M的时钟还需要加复位控制模块：图标旁边右击-AddIP-搜reset如下图输出的时钟(FCLK-CLK0)就是给
AXI
Sky_Lannister
·
2020-07-04 05:35
GPIO
FPGA
FPGA
GPIO
一步步学习zynq软硬件协同开发（AX7021）【
AXI
-DMA】：
AXI
-DMA Scatter/Gather Mode(SG模式)
AXI
-DMA有几种模式，其中最难使用的莫过于Scatter/Gather模式，以下简称sg模式，
axi
_dma的框架如下：在AX7021上，有4路PL端的网口，该网口的驱动和PS端的驱动有所差别，移植到我们自己的
漫步的风暴
·
2020-07-04 05:41
Fpga
ARM驱动开发
Uart串口收发回环验证
Uart串口收发回环验证接受模块发送模块波特率设置模块顶层模块TBModelsim仿真结果板级验证总结本次所做的项目比较复杂（对我本人来讲），设计一个UartIP核，在其基础，封装
axi
接口，使其成为面向
deep_accelerater
·
2020-07-04 05:08
基于ZYNQ-7000开发板的调试系列（7）
这一部分计划实现一个自己实现的IP核，并通过
AXI
4-Lite总线完成几个寄存器内的数据进行共享。正巧，在基于ZYNQ-7000开发板的调试系列（5）提到
zemelzhao
·
2020-07-04 04:38
FPGA
基于ZYNQ的图像采集系统的学习总结
该实验的大体流程就是，首先在PS端配置好摄像头信息，其次pl端利用
AXI
总线将摄像头采集的数据直接缓存进入PS端的DDR3sdram，最后从PL端的
AXI
总线读取PS端sdram的图像数据，通过屏幕进行显示
Freaco Chang
·
2020-07-04 03:46
学习笔记
上一页
17
18
19
20
21
22
23
24
下一页
按字母分类：
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他