Cadence电路设计

收藏|必读10本pcb设计书籍推荐

这是一本关于高速数字电路设计的优秀教材，适合那些需要设计高速电路的工程师。
捷配科技·2023-07-19 21:42

全网最快PCB打样| 急速小批量打样的秘密在这里

对于广大爱好者以及电子工程师来说，电子行业的快速发展，导致电子产品的多样化和个性化，电路设计的复杂度和难度提高，需要更多的PCB打样来验证和测试，满足细分市场的客户需求。
捷配科技·2023-07-19 21:42

一文了解0欧电阻的奥秘：它不是导线，也不是真的0欧

欧电阻的选型四、0欧电阻长什么样五、0欧姆电阻的用途1.调试和兼容设计：2.预留电阻位置：3.方便布线：4.方便测试电流：5.噪声抑制：6.信号隔离：五、0欧姆电阻的优点六、0欧姆电阻的缺点总结在电子电路设计中
捷配科技·2023-07-19 21:42

单片机学习 2-蜂鸣器

电路设计一、截止状态：当加在三极管发射结的电压小于PN结的导通电压，基极电流为零，集电极电流和发射极电流都为零
竹烟淮雨·2023-07-19 10:56

瑞芯微

瑞芯微电子有限公司（FuzhouRockchipsElectronicsCO.,Ltd）是国内独资的专业集成电路设计公司和经国家认定的集成电路设计企业，专注于数字音视频、移动多媒体芯片级的研究和开发。
泽文爱编程·2023-07-19 04:54

CASE_01 基于FPGA的交通灯控制器

目录1案例引导1.1硬件设计初窥1.2逻辑设计初窥2模块级逻辑设计2.1时钟分频模块2.2数码管译码模块2.3主逻辑运行模块3系统逻辑设计4硬件设计4.1电源接口电路设计4.2电源系统设计4.3时钟设计
比特电子工作室·2023-07-19 04:48

硬件系统工程师宝典（32）-----如何着手嵌入式开发中的CPU部分电路设计？

今天我们讲讲如何着手嵌入式开发中的CPU部分电路设计。处理器常用的嵌入式处理器种类繁多，根据不同的应用领域、处理能力及架构可分为：1.嵌入式微处
电子工程学习圈·2023-07-19 04:14

集成VCO-Cadence ADE相位噪声分析

集成VCO-CadenceADE相位噪声分析简介环境软件工艺参考振荡器原理图相位噪声说明pss设置1234pnoise设置12345结果简介本文主要是使用CadenceADE仿真1GHz交叉耦合振荡器，
秋风知我意i·2023-07-18 21:16

TSMC 65nm .itf工艺衬底文件转.itd文件

工艺衬底文件转.itd文件简述环境过程1准备好转化的文件查找文件技巧2转化3查看并修改解决方案1解决方案2注意致谢参考简述因为要使用电磁仿真一个电感，为了更精确的仿真，我们需要知道各层结构，而TSMC的cadencePDK
秋风知我意i·2023-07-18 21:16

FPGA 中 IP基础学习

要开发一个真正可用的电路设计，不管什么领域，总会使用到一些IP，不太可能从头开始。IP分为硬核和软核，我们今天讲的是软核IP。IP的业界标准IP为了方便使用，业界对于IP约定了封装的关键格式定义。
tiger119·2023-07-18 18:32

十八、D触发器介绍：

触发器解析：5.复位置数D触发器电路图：_d触发器功能表-嵌入式文档类资源-CSDN文库https://download.csdn.net/download/zhjysx/85593499晶体管级数字电路设计专栏目录
UpbeatAchiever·2023-07-18 16:03

十九、D触发器做二分频器解析：

目录线路图：线路图分析：工作状态分析：效果总结：晶体管级数字电路设计专栏目录_LDQM的博客-CSDN博客关于使用D触发器实现N进制计数器的方法链接：
UpbeatAchiever·2023-07-18 16:03

Cadence PCB 仿真Model Integrity专题

  《总目录》  《宝典目录》目录1，内容概述2，内容目录1，内容概述    本专题详细介绍Cadence的仿真建模工具ModelIntegrity。
硬小二·2023-07-18 13:04

《晶体管电路设计》笔记

FET（场效应晶体管）OP放大器：运算放大器（简称“运放”）是具有很高放大倍数的电路单元。在实际电路中，通常结合反馈网络共同组成某种功能模块。它是一种带有特殊耦合电路及反馈的放大器。其输出信号可以是输入信号加、减或微分、积分等数学运算的结果。由于早期应用于模拟计算机中，用以实现数学运算，故得名“运算放大器”。运放是一个从功能的角度命名的电路单元，可以由分立的器件实现，也可以实现在半导体芯片当中。随
机智的阿成·2023-07-18 08:48

基于System Verilog的同步FIFO实现(一)

FIFO，全称FirstInFirstOut，它是数字电路设计中一个重要的基本单元，它分为同步FIFO和异步FIFO，所谓同步FIFO，是指读写都是在同一个时钟的驱动下进行的，而异步FIFO读写操作的时钟是分离的
FPGA硅农·2023-07-17 22:30

计算机组成原理——头歌平台 计算机数据表示实验

目录第一关：汉字国标码转区位码实验第二关：汉字机内码获取实验第三关：偶校验编码设计第四关：偶校验解码电路设计第一关：汉字国标码转区位码实验完成结果如下图：完成步骤：1.添加常量：并设置数据位宽为16，值为
杨雨露0830·2023-07-17 16:17

AD23原理图导入PCB Failed to add class member及Unknown Pin解决办法

最近Cadence转AD，通过一个4层板的设计案例来熟悉操作，发现有部分元器件没法导入，但是其中一些可以，现象如下：目前该问题存在几种方案：第一种：网络上推荐的直接删除后新建PCB工程，如果是已经布局过一部分再发现元器件没导入完全的
神龟骑士Leo·2023-07-17 16:43

Logisim 头歌 偶校验解码电路设计 图解及代码（计算机组成原理）

努力是为了不平庸~学习的最大理由是想摆脱平庸，早一天就多一份人生的精彩；迟一天就多一天平庸的困扰。急的同学请直接点击目录跳到下方解答处！！目录图解：编辑代码题解（免费）：实验目的帮助学生掌握奇偶校验基本原理和特性，能在Logisim中实现偶校验编码电路，检错电路,理解校验码传输的原理。实验内容在logisim中打开实验资料包中的data.circ文件，在对应电路中完成偶校验检错电路。输入：17位校
醉蕤·2023-07-17 16:03

Logisim 头歌 16位海明编码电路设计 图解及代码（计算机组成原理）

努力是为了不平庸~学习的最大理由是想摆脱平庸，早一天就多一份人生的精彩；迟一天就多一天平庸的困扰。急的同学请直接点击目录跳到下方解答处！！目录图解：代码题解（免费）：实验目的帮助学生掌握海明码设计原理与检错纠错性能，能独立设计实现汉字GB2312编码的海明校验编码体系，并最终在实验环境中利用硬件电路实现对应的编解码电路。实验内容在logisim中打开实验资料包中的data.circ文件，在对应电路
醉蕤·2023-07-17 16:03

计算机组成原理实验(已通关)-华中科技大学头歌Educoder(Logisim)

计算机数据表示文章链接：计算机数据表示（全部通关）课程PPT下载：2计算机数据表示.pptx通关电路下载：data.circ第1关汉字国标码转区位码实验第2关汉字机内码获取实验第3关偶校验编码设计第4关偶校验解码电路设计第
紫荆鱼·2023-07-17 16:02

中南民族大学数字电路实验一

与非门实现或门3.与非门实现或非门4.与非门实现异或门5.与非门实现与或门6.与非门实现与或非门实验报告结果分析基本逻辑门实验一、实验目的1．掌握logisim软件的使用方法；2．学习基于该软件平台的数字逻辑电路设计方法
紫荆鱼·2023-07-17 16:02

华中科技大学计算机组成原理 -运算器设计（全部通关）

运算器设计前言第1关8位可控加减法电路设计第2关CLA182四位先行进位电路设计第3关4位快速加法器设计第4关16位快速加法器设计第5关32位快速加法器设计第6关5位无符号阵列乘法器设计第7关6位有符号补码阵列乘法器第
紫荆鱼·2023-07-17 16:32

数字电子钟逻辑电路设计

课题一数字电子钟逻辑电路设计author：AzulaFire一、简述数字电子钟是一种用数字显示秒、分、时、日的计时装置，与传统的机械钟相比，它具有走时准确，显示直观、无机械传动装置等优点，因而得到了广泛的应用
limafang·2023-07-17 16:01

华中科技大学计算机组成原理-计算机数据表示实验（全部通关）

计算机数据表示实验(HUST)计算机数据表示目录[建议收藏]计算机数据表示实验(HUST)第1关汉字国标码转区位码实验第2关汉字机内码获取实验第3关偶校验编码设计第4关偶校验解码电路设计第5关16位海明编码电路设计第
紫荆鱼·2023-07-17 16:26

Cadence OrCAD Capture CIS库管理专题

2，大纲 CadenceOrCADCaptureCIS原理图库数据库管理搭建方法 CadenceOrCADCa
硬小二·2023-07-17 06:12

Allegro PCB后处理质效提升专题

2，大纲 CadenceAllegro调整背面元件丝印技巧FlipDesign功能介绍 CadenceAllegroPCB中编号-反标到原理图-检查反标号结果正确无误 Ca
硬小二·2023-07-17 03:01

ADS仿真威尔金森功分器学习笔记

仿真威尔金森功分器学习笔记文章目录ADS仿真威尔金森功分器学习笔记1、功分器的简介2、功分器的基本指标3、威尔金森功分器仿真实例1)新建一个工程2)使用微带线建立原理图3)输入端口电路4)阻抗变换电路5)输出端口电路6)完整电路设计和基板参数设置基板设置设置参数后的电路图
儒雅永缘·2023-07-17 02:36

quartus工具篇——modelsim的使用

2、生成编写仿真文件3、设置仿真4、开启功能仿真5、开启时序仿真6、总结参考视频：quartus工具篇——modelsim的使用1、modelsim简介QuartusPrime是一款由英特尔开发的集成电路设计软件
辣子鸡味的橘子·2023-07-16 22:33

常用电子元器件检测方法与经验

因此，在电路设计
唯样商城123·2023-07-16 20:30

PWM呼吸灯设计

PWM呼吸灯设计：在数字电路设计中，通常使用脉宽调制（PWM）技术来实现呼吸灯效果。PWM通过改变信号的高电平时间比例来控制输出的亮度。
Fu-yu·2023-07-16 19:59

【FPGA】Verilog：时序电路 | 触发器电路 | 上升沿触发 | 同步置位 | 异步置位

前言：本章内容主要是演示Vivado下利用Verilog语言进行电路设计、仿真、综合和下载示例：触发器电路功能特性：采用XilinxArtix-7XC7A35T芯片配置方式：USB-JTAG/SPIFlash
流继承·2023-07-15 21:33

基于 RK3399+fpga 的 VME 总线控制器设计(二）硬件和FPGA逻辑设计

本次设计使用的FPGA为紫光同创的PG2L100H,接下来具体介绍FPGA最小系统各个部分的电路设计。（1）电源电路设计FPGA所需要的电源电压有3.3V、1.8V、1.2V和1V。
深圳信迈科技DSP+ARM+FPGA·2023-07-15 14:51

专用集成电路设计实用教程（学习笔记一）

第一章集成电路设计概论IP模块包括软IP，固化IP和硬IP三种类型。其中软IP用HDL描述；固化IP用门级网表描述；硬IP是指实现到物理版图的硅块（SiliconBlock）。
day day learn·2023-07-15 10:31

基于Semtech LoRa SX1268 电路设计及PCB布局

目录产品简述应用环境电路设计产品简述SX1268是Semtech公司推出的一款远距离、低功耗的sub-GHz无线收发器，支持的工作频段涵盖了150–960MHz。
成都亿佰特电子科技有限公司·2023-07-15 09:27

Verilog基本语法之数据类型

Verilog是一种用于数字逻辑电路设计的硬件描述语言，可以用来进行数字电路的仿真验证、时序分析、逻辑综合。
IC修真院·2023-07-15 07:18

【单片机】LED16*16点阵显示实验

掌握单片机与LED点阵块之间接口电路设计及编程。利用取模软件建立标准字库，编制程序实现点阵循环左移显示汉字。
敲代码两年半的练习生·2023-07-15 04:03

硬件工程师成长之路（2）——电路设计

系列文章目录1.元件基础2.电路设计3.PCB设计4.元件焊接5.板子调试6.程序设计7.算法学习8.编写exe9.检测标准10.项目举例11.职业规划文章目录前言电路设计三部曲1、电路设计第一步——先看
【云轩】·2023-07-15 02:59

紫光同创 FPGA 开发跳坑指南（三）—— 联合 Modelsim 仿真

    Modelsim是FPGA开发中重要的EDA设计仿真工具，主要用于验证数字电路设计是否正确。紫光PangoDesignSuite开发套件支持联合Modelsim仿真，这里作简要的介绍。
洋洋Young·2023-07-15 02:56

基于51单片机的万年历proteus仿真原理图方案设计

在进行电路设计的时候，晶振部
jianghuxiaoge·2023-07-15 02:23

dcdc模块降额设计_一款高性能电源模块的设计思路

电源模块电路设计：在电源模块设计中，对于两路输出功率不相等的模块来说，其设计主要有两种方法：一是采用变压器绕组，并利用耦合电感和低压稳压电路进行二次稳压方法。
weixin_39730911·2023-07-14 17:18

3.1.1 积分和微分放大器

笔者电子信息专业硕士毕业，获得过多次电子设计大赛、大学生智能车、数学建模国奖，现就职于南京某半导体芯片公司，从事硬件研发，电路设计研究。
嵌入式学习资料·2023-07-14 17:35

定时器控制LED灯每隔一秒闪灭

数字电路的所有工作都离不开时钟，晶振的好坏、晶振电路设计的好坏，会影响到整个系统的稳定性。什么是时钟周期时钟周期也称为振荡周期，定义为时钟频率的倒数。时钟周期是计算机中最基本的、最小的时间单位。
m0_74712453·2023-07-14 08:20

Cadence virtuoso 原理图 器件及连接都为黄色

使用tsmc65nm工艺库发现原理图器件及连接都显示黄色解决办法：用工艺库下的display.drf文件替换工作目录下的display.drf文件（建议将原来的display.drf文件备份）重新启动virtuoso，显示正常
虫谷ALL·2023-07-14 07:58

Cadence virtuoso error

Noconvergenceachievedwiththeminimumtimestepspecified.Lastacceptablesolutioncomputedat1.48938ps.ThevaluesforthosenodesthatdidnotconvergeonthelastNewtoniterationaregivenbelow.Themannerinwhichtheconverge
虫谷ALL·2023-07-14 07:58

cadence 虚拟机 添加工艺库

打开虚拟机，点击虚拟机-设置，添加共享文件夹，文件夹里面的工艺库需要解压好，点击确定。添加好共享文件夹之后，打开虚拟机终端，进入管理员账户进入根目录共享文件夹在mnt文件夹下面的hgfs文件夹里面，进入共享文件夹里面copy共享文件夹里的工艺库到工作目录下进入工作目录，解压工艺库unzipFileName.zip打开Exitlibrarypath，选择exit-addlibrary，选择刚刚解压好
虫谷ALL·2023-07-14 07:28

Cadence 环境配置

Cadence软件的使用涉及到一部分文件配置问题，首先跟大家介绍以下三个文件：1）cds.lib文件：该文件是设计库管理文件，包含一些基础设计库定义和用户自定义工程库。
虫谷ALL·2023-07-14 07:28

cadence virtuoso仿真报错

问题：Errorfoundbyspectrein`OTA',duringcircuitread-in.EBROR(sFE-23):"input.scs"34:NMiisaninstanceofanundefinedmodeln18.ERROR(SFE-23):"input.scs"36:NM6isaninstanceofanundefinedmodeln18.ERROR(SFE-23):"inpu
虫谷ALL·2023-07-14 07:28

Cadence Virtuoso 自定义快捷键

1、首先，在CIW窗口点开Options-->LogFilter，并将所有选项都选中。这样，当在Virtuoso进行操作时，所有的操作命令都将在CIW窗口中print出来。2、打开一个schematic，选中某一net将其高亮，然后通过菜单Create-->Probe-->Removeall将其取消高亮。这时可以观察到CIW窗口中的操作指令：geAddNetProbe()高亮net的指令geDel
虫谷ALL·2023-07-14 07:57

Cadence Virtuoso Layout 快捷键

左键①单击左键选中一个图形(如果是两个图形交叠的话，单击左键选中其中一个图形，再单击选中另一个图形)②用左键框选，选中一片图形，某个图形要被完全包围才会被选中。③左键连续点击3下，可下到某一层级。常配合B或Shift+B使用，返回原层级。Shift+左键加选图Ctrl+左键减选图形中键弹出最近一次开启过的菜单或表单右键①重复上一次命令②放大或缩小版图视图。放大后经常配合F键使用，恢复到全部显示。③
虫谷ALL·2023-07-14 07:27

硬件电路设计--运算放大器（三）应用二滤波

低通滤波器2.1一阶低通无源滤波器2.2一阶低通有源滤波器2.2二阶低通有源滤波器低通滤波器的高频馈通三、高通滤波器3.1有源滤波器3.2三阶高通四、带通滤波器高Q值带通心电图带通滤波五、带阻滤波六、滤波电路设计原则有源滤波器中无源器件的选择运放的
林叔叔336·2023-07-14 05:05
上一页 16 17 18 19 20 21 22 23 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他