EDA逻辑设计第2页

事件驱动架构

核心概念事件驱动架构（Event-DrivenArchitecture，EDA）是一种基于事件和异步通信的架构模式。

可爱的小小小狼·2024-03-02 06:49

零基础入门金融风控-贷款违约预测Task2 数据分析

赛题：零基础入门数据挖掘-零基础入门金融风控之贷款违约目的：1.EDA价值主要在于熟悉了解整个数据集的基本情况（缺失值，异常值），对数据集进行验证是否可以进行接下来的机器学习或者深度学习建模.2.了解变量间的相互关系

一缕阳光lyz·2024-02-20 13:45

c语言实现扫雷游戏----数组和函数的实践

目录前言游戏功能说明编辑总体思路分析建立基本逻辑设计扫雷相关函数初始化棋盘布置雷打印棋盘编辑排查雷源代码头文件game.h源文件game.c源文件test.c前言想必我们小时候都玩过扫雷游戏吧，当我们学完

逸狼·2024-02-20 09:05

【机器学习笔记】 15 机器学习项目流程

探索性数据分析(EDA探索性数据分析（EDA）是一个开放式流程，我们制作绘图并计算统计数据，以便探索我们的数据。目的是找到异常，模式，趋势或关系。

RIKI_1·2024-02-20 08:43

立创EDA专业版快速使用和一些快捷键

立创EDA专业版介绍原理图PCB快捷键原理图PCB介绍器件=符号+封装+3D模型+属性仅支持放置器件在原理图或PCB一个Board(板）只能有一个原理图和PCB，一个原理图可以有多页原理图网络标签是给连接线命名新建图页如果一个图页上画不下

-Harvey·2024-02-19 22:52

解读 EventBridge Transform，数据转换和处理的灵活能力

阿里云EventBridge提供了强大而灵活的事件总线服务，它可以连接应用程序、阿里云云服务和阿里云Serverless服务来快速构建EDA（Event-drivenArchitectures）事件驱动架构

·2024-02-19 18:08

立创EDA学习：PCB布局

目前进度ESP32最小系统板项目，已完成原理图绘制点击“更新/转换原理图到PCB”点击“应用修改”对应器件的封装就可以对应到PCB中布局传递回到原理图，框选每一个模块，“设计-布局传递”会跳转到PCB界面，可以自己选择放置位置依次选中各个模块，进行布局传递最后是四个螺丝孔先规定一个最大尺寸笔者单位是mil,可以更改为mm嘉立创每个月有两次免费打板机会，尺寸是100mmX100mm以内，布局优先考虑

写点什么呢·2024-02-14 17:31

躬身行产品矩阵体系梳理

虽然躬身行商业分润逻辑设计的已经很科学了，具体通过什么样的产品体系最终完成这个伟大的梦想呢？产品就是书友愿意买单，可以独立交付的完整单元，本文就全面梳理以下躬

宗少躬身行·2024-02-14 00:40

数据分析基础之《pandas（8）—综合案例》

一、需求1、现在我们有一组从2006年到2016年1000部最流行的电影数据数据来源：https://www.kaggle.com/damianpanek/sunday-eda/data2、问题1想知道这些电影数据中评分的平均分

csj50·2024-02-13 09:02

八段码到8421BCD码转换电路

目录EDA设计基础练习题：实验要求如下：代码八段码到8421BCD码转换电路8421BCD码到八段码转换电路八段码到8421BCD~运行结果展示8421BCD转八段码~运行结果展示特别注意EDA设计基础练习题

北国无红豆·2024-02-13 04:25

多物理场仿真技术“博客”和“微博”介绍

博客中转载了很多有价值的仿真技术，记录了CAD/CAE/EDA/CFD/HPC/优化等软件研发历程，和仿真相关的研发资料以及软件帮助文档。相比公众号信息更加全面。

多物理场仿真技术·2024-02-11 20:36

【转】微波射频工程师必读经典参考书

AdelaideLiu·2024-02-11 13:46

微波射频工程师必读经典参考书

qq_23371267·2024-02-11 13:45

fpga 需要掌握哪些基础知识？

宸极FPGA_IC·2024-02-11 01:30

基于Robei EDA--实现串口通信

一、串口简介串口作为常用的三大低速总线（UART、SPI、IIC）之一，在设计众多通信接口和调试时占有重要地位。但UART和SPI、IIC不同的是，它是异步通信接口，异步通信中的接收方并不知道数据什么时候会到达，所以双方收发端都要有各自的时钟，在数据传输过程中是不需要时钟的，发送方发送的时间间隔可以不均匀，接受方是在数据的起始位和停止位的帮助下实现信息同步的。而SPI、IIC是同步通信接口（后面的

悲喜自渡721·2024-02-09 19:03

LLaMA 2 和 QianWen-14B

性能超越Llama2等同等尺寸模型-科技新闻-EDA365电子论坛网LLaMA2的硬件要求：LLaMA2系列模型有不同的参数量版本，如7B、13B和70B等。对于不同大小的模型，其硬件需求也有所不同。

wangqiaowq·2024-02-09 12:20

数据挖掘——特征工程

文章目录特征工程3.3.1删除异常值3.3.2特征构造批量处理时间数据1.归一化2.标准化3.3.3特征筛选特征工程在EDA中我们更多的操作是针对数据本身与分析而特征工程是针对数据的进一步处理来最终选择出我们模型中需要的特征

run_session·2024-02-09 01:18

【芯片设计- RTL 数字逻辑设计入门 16 -- verilog CRC-8 实现】

CRC校验CRC校验（CyclicRedundancyCheck）是一种用于检测数据传输或存储后是否出现错误的技术。其核心思想是通过发送方和接收方都遵循同一算法生成一个数据块的校验码，然后接收方将其与接收到的数据的校验码进行比较。如果两者一致，那么数据很可能是完整和未受损的；如果不同，那么数据在传输或存储过程中可能发生了错误。简单通俗的介绍：假设你有一本书，你想检查这本书是否完整，没有丢失任何页面

CodingCos·2024-02-08 23:02

【芯片设计- RTL 数字逻辑设计入门 15 -- 函数实现数据大小端转换】

文章目录函数实现数据大小端转换函数语法函数使用的规则VerilogandTestbench综合图VCS仿真波形函数实现数据大小端转换在数字芯片设计中，经常把实现特定功能的模块编写成函数，在需要的时候再在主模块中调用，以提高代码的复用性和提高设计的层次，分别后续的修改。请用函数实现一个4bit数据大小端转换的功能。实现对两个不同的输入分别转换并输出。程序的接口信号图如下：使用VerilogHDL实现

CodingCos·2024-02-08 23:01

【芯片设计- RTL 数字逻辑设计入门 12 -- verilog 有符号数加减法】

文章目录多功能数据处理器描述verilog无符号数与有符号数8'd100+8'd1558'd100+8'd1568'd100+8'd157verilog代码实现TestBench代码VCS仿真结果多功能数据处理器描述根据指示信号select的不同，对输入信号a,b实现不同的运算。输入信号a,b为8bit有符号数：当select信号为0，输出a；当select信号为1，输出b；当select信号为2

CodingCos·2024-02-08 23:31

【芯片设计- RTL 数字逻辑设计入门 14 -- 使用子模块实现三输入数的大小比较】

文章目录三输入数的大小比较问题分析verilogcodeTestBenchCode综合图仿真波形图三输入数的大小比较在数字芯片设计中，通常把完成特定功能且相对独立的代码编写成子模块，在需要的时候再在主模块中例化使用，以提高代码的可复用性和设计的层次性，方便后续的修改。请编写一个子模块，将输入两个8bit位宽的变量data_a,data_b，并输出data_a,data_b之中较小的数。并在主模块中

CodingCos·2024-02-08 16:05

【芯片设计- RTL 数字逻辑设计入门番外篇 9 -- SOC 中PL端与PS端详细介绍】

文章目录ProgrammableLogicandProcessingSystemPL（ProgrammableLogic）特点PS和PL之间的协同设计和开发工具ProgrammableLogicandProcessingSystem在系统级芯片（SoC）的上下文中，“PL”通常指的是可编程逻辑（ProgrammableLogic）部分，特别是在使用了FPGA（现场可编程门阵列）技术的SoC中。例如

CodingCos·2024-02-08 16:34

【芯片设计- RTL 数字逻辑设计入门 13 -- generate_for 和 for】

文章目录generate_forverilogcodetestbenchcode仿真波形for循环verilogcode仿真波形错误小结generate_for在某个module中包含了很多相似的连续赋值语句，请使用generata…for语句编写代码，替代该语句，要求不能改变原module的功能。使用VerilogHDL实现以上功能并编写testbench验证。moduletemplate_mo

CodingCos·2024-02-08 16:34

【芯片设计- RTL 数字逻辑设计入门 11.1 -- 状态机实现移位运算与乘法 1】

文章目录移位运算与乘法状态机简介SystemVerilog中的测试平台VCS波形仿真阻塞赋值和非阻塞赋值有限状态机（FSM）与无限状态机的区别本篇文章接着上篇文章【芯片设计-RTL数字逻辑设计入门11–

CodingCos·2024-02-08 16:02

Samtec工程师分享ADS Design Guide Developer Studio | Keysight EDA创新论坛上的思维碰撞

【摘要/前言】"Samtec始终为客户提供卓越的信号完整性支持。有时，我们协助客户通过模拟来评估通道。不同的参数设置会导致不同的模拟结果，为了避免这一情况发生，我们利用ADSDesignGuideDeveloperStudio统一了通道配置。"——Samtec信号完整性专家HenryDai【Samtec共襄技术盛宴】在2023年10月17日于上海张江举行的2023KeysightEDA用户创新论坛

SamtecChina2023·2024-02-08 13:56

【芯片设计- RTL 数字逻辑设计入门 11 -- 移位运算与乘法】

请阅读【嵌入式开发学习必备专栏】文章目录移位运算与乘法VerilogCodeverilog拼接运算符（{}）TestbenchCodeVCS波形仿真问题小结移位运算与乘法已知d为一个8位数，请在每个时钟周期分别输出该数乘1/3/7/8,并输出一个信号通知此时刻输入的d有效（d给出的信号的上升沿表示写入有效）可以看到输入D的波形在为6的地方比较特殊，从波形上可以看到它只持续了一个时钟周期，但是out

CodingCos·2024-02-08 07:38

FPGA_组合逻辑_全加器（层次化设计思想）

自上而下：将系统划分为不同层次的基本单元，直到可以用EDA元件库的元件实现为止。功能模块1功能模块1功能模块1二电路开发板：使用fpga开发板上key按键与led灯。

哈呀_fpga·2024-02-08 06:27

我一定能很快变成三级战士

http://www.jianshu.com/p/54eda8c4b7d7https://www.jianshu.com/p/39d58d581178/https://www.jianshu.com/p

幽默访客·2024-02-08 04:04

电商小程序02数据源设计

1绘制表和表的关系可以借助WPS的UML图来描绘数据源之间的关系这个图其实就是对数据源做的逻辑设计，每个表需要存储什么信息，表和表之间的关系。一般表拆分是分为一对一、一对多和多对多的关系。

低代码布道师·2024-02-07 16:46

【芯片设计- RTL 数字逻辑设计入门 7 -- 同步复位与异步复位详细介绍】

文章目录复位的类型和划分同步复位综合后电路优缺点异步复位优缺点异步复位的时序分析（recoverytime/removaltime）异步复位，同步释放综合后电路优缺点转自：https://blog.csdn.net/qq_40281783/article/details/128969188复位的类型和划分通常，芯片的复位信号分为两大类，全局复位和局部复位；全局复位：能够确保每个寄存器都处于可控的状

CodingCos·2024-02-07 11:07

《数电》理论笔记-第1章-逻辑代数基础

参考：视频和《数字电路与逻辑设计》电子书一，第1章逻辑代数基础1数字量和模拟量略2数制（十进制，二进制，八进制和十六进制）拨电话（BoDH）---（2八10十六）进制2.1数制转化2,8,16进制之间的转换

刘景贤·2024-02-07 11:06

嘉立创EDA专业板使用方法集

画PCB是从无到有的关键一环，是电子DIY爱好者的必修课一，创立工程文件略二，快捷工具的使用很明显的作用就不说了文件：编辑：视图：放置：缓存回复：可以恢复之前文件的样子。（画错了）导入：可以导入一些图片。导出：可以导出无聊清单和PDF网格：坐标可调整高亮网络：标出电线放置里的每一个：设计：布局：从原理图导入变更：把原件导入到PCB中更新PCB到原理图：把原件导入到原理图中检查DRC：会根据设计规则

刘景贤·2024-02-07 11:05

kaggle：泰坦尼克号获救预测_Titanic_EDA##

问题数据来源于Kaggle，通过一组列有泰坦尼克号灾难幸存者或幸存者的训练样本集，我们的模型能否基于不包含幸存者信息的给定测试数据集确定这些测试数据集中的乘客是否幸存。代码与数据分析导入必要的包和titanic数据image数据集基本信息将数据分为不同类别，分别为类别型数据和数字型数据类别数据：Survived,Sex,andEmbarked.Ordinal:Pclass数字型数据：Age,Far

卜咦·2024-02-07 06:01

MySQL数据库结构优化

良好的数据库逻辑设计和物理设计是数据库获得高性能的基础数据库结构优化的目的1.减少数据冗余2.尽量避免书维护中出现更新，插入和删除异常插入异常：如果表中的某个实体随着另一个实体而存在，则无法插入更新异常

青衣敖王侯·2024-02-06 21:09

4 款 Pandas 自动数据分析神器，yyds！

了解列数、行数、取值分布、缺失值、列之间的相关关系等等，这个过程叫做EDA（ExploratoryDataAnalysis，探索性数据分析）。

程序员小西·2024-02-06 16:34

【芯片设计- RTL 数字逻辑设计入门 6 -- 带同步复位的D触发器 RTL实现及testbench 验证】

文章目录带同步复位的D触发器Verilog代码testbench代码编译及仿真问题小结带同步复位的D触发器同步复位：复位只能发生在在clk信号的上升沿，若clk信号出现问题，则无法进行复位。Verilog代码//timescaleins/1nsmoduleflopr(inputrstn,inputclk,input[3:0]d,output[3:0]q);reg[3:0]q_out;//synch

CodingCos·2024-02-06 11:12

通过遵循最佳做法来提高 EDA 和 HPC 应用程序的 Azure NetApp 文件性能

你的任务是设计公司的集成电路芯片，其需要很多电子设计自动化(EDA)模拟。你在本地没有足够的容量用于此项目，因此你决定使用Azure来满足那些HPC模拟需求。管理层希望你能够及时且经济高效地完成

大隐隐于野·2024-02-06 09:47

FPGA多功能数字时钟基于Quartus实现设计与仿真华南师范大学数电综设

月有任何疑问可以联系邮箱：[email protected]项目仓库地址：https://github.com/CodeAlanqian/e-clockgithub仓库地址综合设计实验实验目的熟练掌握Quartus等EDA

CodeAlan·2024-02-06 08:41

AltiumDesigner元件库之使用Ultra Librarian自动生成

利用官方发布的芯片模型文件及对应工具软件，可以自动生成各种EDA工具的原理图和PCB封装。比如常见的bxl文件，可以使用Ultralibrarian导入加工生成多种EDA对应封装。

m0_61687959·2024-02-05 15:14

Python自动化5个EDA库

EDA或探索性数据分析是一项耗时的工作，但是由于EDA是不可避免的，所以Python出现了很多自动化库来减少执行分析所需的时间。

明月与玄武·2024-02-05 12:21

FPGA高端项目：IMX327 MIPI 视频解码 USB3.0 UVC 输出，提供FPGA开发板+2套工程源码+技术支持

MIPICSI-RXIP介绍4、个人FPGA高端图像处理开发板简介5、详细设计方案设计原理框图IMX327及其配置MIPICSIRX图像ISP处理图像缓存UVC时序USB3.0输出架构6、vivado工程详解FPGA逻辑设计

9527华安·2024-02-05 11:35

双 JK 触发器 74LS112 逻辑功能。真值表_数字电路学习笔记（十一）：时序逻辑...

虽然数字电路课程还包括脉冲电路、模数转换、EDA等内容，但那些和本文的主线内容（不注重硬件搭建的电路设计）关系就不大了。一、时序功能我们从一个例子开始，说明时序逻辑的概念和作用。

weixin_39618173·2024-02-05 08:54

EDA（Quartus II）——乐曲硬件演奏电路设计

设计目的：学习设计硬件乐曲演奏电路以及相关的控制电路。设计原理一：组成乐曲的每个音符的发音频率值及其持续的时间是乐曲能连续演奏所需要的两个基本要素，问题是如何来获取这两个要素所对应的数值以及通过纯硬件的手段来利用这些数值实现乐曲的演奏效果。如图1所示为乐曲硬件演奏的电路原理图。其中rom_liangzhu为歌曲“梁祝”部分音符数据产生器，cnt_1为地址发生器，decoder_1为初始值设置译码器

楠潼·2024-02-04 15:44

数据库复习资料abc

答：需求分析、概念设计、逻辑设计、物理设计、应用开发（系统实施）、系统维护。2、数据库系统的特点？答：数据结构化、数据共享性高，数据独立性强，数据粒度小，统一的管理和控制，独立的数据操作界面。

xiaoming_w·2024-02-04 10:05

数据库-计算机三级学习记录-3数据库结构设计

数据库概念设计一般分为：数据库逻辑设计数据库物理设计概念设计是数据库设计的核心环节。通过对用户需求进行综合、归纳与抽象，形成一个独立于具体DBMS的概念模型。

不笑的鬼·2024-02-04 08:30

立创EDA—如何创建画出一个自己的元件

前言当需要自己画元器件时，可参考如下操作一、点击新建元件二、提示没有元件库，先创建元件库三、输入元件库的名称，和保存路径四、再点击新建元件五、输入器件名以及器件描述六、这里可以写器件名字七、这里可以放置引脚八、点击引脚，可以在属性这里修改引脚名称、引脚编号以及引脚长度九、画好后，按Ctrl+S保存就可以了十、在原理图绘制界面，按\就可以看到刚刚创建的元器件库和元器件了，双击就可以进行放置

我先去打把游戏先·2024-02-04 07:26

基于Robei EDA--揭秘半加器与全加器

一、半加器与全加器的前生今世数字电路中加法器是经常用到的一种基本器件，主要用于两个数或者多个数的加和，加法器又分为半加器（halfadder）和全加器（fulladder）。半加器电路是指对两个输入数据位相加，输出一个结果位和进位，没有进位输入的加法器电路。是实现两个一位二进制数的加法运算电路。而全加器是在半加器的基础上的升级版，除了加数和被加数加和外还要加上上一级传进来的进位信号。二、模块框图h

悲喜自渡721·2024-02-04 07:51

基于Robei EDA--边沿检测电路

一、上来画波形图上升沿检测{signal:[{name:'clk',wave:'p.........|............'},{name:'rerset',wave:'lh......|..............'},{name:'a',wave:'l......hl..'},{name:'a_dly',wave:'l.......hl..'},{name:'a_dly~',wave:'h

悲喜自渡721·2024-02-04 07:21

基于Roebi EDA实现I2C通讯之（一）I2C通讯协议理论知识

一、I2C物理层①多设备②双线制度（SCL;SDA）③存储地址、器件地址④空闲状态是高阻态，保持高电平⑤多主机：仲裁⑥标准速度：100kb/s快速：400kb/s高速：3.4Mb/s二、I2C协议层（一）I2C整体时序图①总线空闲状态（SCL:1SDA:1）②起始信号（SCL:1SDA出现下降沿）③数据读写信号(SCL:0→SDA数据更新；写入1bit;从机正确接收8bit,SDA拉低（ACK响应

悲喜自渡721·2024-02-04 07:50

基于Roebi EDA实现I2C通讯之（二）按键控制数据读/写(key_filter)

一、前置分析我们使用按键控制数据读/写，首先需要编写按键模块，由于按键的物理特性，按下会发生抖动，需要软件消抖。常用软件方法去抖，即检测出按键闭合后执行一个延时程序，根据抖动的时间为5ms~10ms，我们产生一个20ms的延时，让前沿抖动消失后再一次检测键的状态，如果仍保持闭合状态电平，则确认为真正有键按下。当有20ms的时间内都没有抖动就说明按键已经处于稳定状态了。接下来我们定义一个计数器cnt