E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
EDA逻辑设计
电商小程序02数据源设计
1绘制表和表的关系可以借助WPS的UML图来描绘数据源之间的关系这个图其实就是对数据源做的
逻辑设计
,每个表需要存储什么信息,表和表之间的关系。一般表拆分是分为一对一、一对多和多对多的关系。
低代码布道师
·
2024-02-07 16:46
小程序
【芯片设计- RTL 数字
逻辑设计
入门 7 -- 同步复位与异步复位详细介绍】
文章目录复位的类型和划分同步复位综合后电路优缺点异步复位优缺点异步复位的时序分析(recoverytime/removaltime)异步复位,同步释放综合后电路优缺点转自:https://blog.csdn.net/qq_40281783/article/details/128969188复位的类型和划分通常,芯片的复位信号分为两大类,全局复位和局部复位;全局复位:能够确保每个寄存器都处于可控的状
CodingCos
·
2024-02-07 11:07
芯片设计
RTL
数字逻辑设计扫盲
fpga开发
《数电》理论笔记-第1章-逻辑代数基础
参考:视频和《数字电路与
逻辑设计
》电子书一,第1章逻辑代数基础1数字量和模拟量略2数制(十进制,二进制,八进制和十六进制)拨电话(BoDH)---(2八10十六)进制2.1数制转化2,8,16进制之间的转换
刘景贤
·
2024-02-07 11:06
数电
嘉立创
EDA
专业板使用方法集
画PCB是从无到有的关键一环,是电子DIY爱好者的必修课一,创立工程文件略二,快捷工具的使用很明显的作用就不说了文件:编辑:视图:放置:缓存回复:可以恢复之前文件的样子。(画错了)导入:可以导入一些图片。导出:可以导出无聊清单和PDF网格:坐标可调整高亮网络:标出电线放置里的每一个:设计:布局:从原理图导入变更:把原件导入到PCB中更新PCB到原理图:把原件导入到原理图中检查DRC:会根据设计规则
刘景贤
·
2024-02-07 11:05
pcb工艺
kaggle:泰坦尼克号获救预测_Titanic_
EDA
##
问题数据来源于Kaggle,通过一组列有泰坦尼克号灾难幸存者或幸存者的训练样本集,我们的模型能否基于不包含幸存者信息的给定测试数据集确定这些测试数据集中的乘客是否幸存。代码与数据分析导入必要的包和titanic数据image数据集基本信息将数据分为不同类别,分别为类别型数据和数字型数据类别数据:Survived,Sex,andEmbarked.Ordinal:Pclass数字型数据:Age,Far
卜咦
·
2024-02-07 06:01
MySQL数据库结构优化
良好的数据库
逻辑设计
和物理设计是数据库获得高性能的基础数据库结构优化的目的1.减少数据冗余2.尽量避免书维护中出现更新,插入和删除异常插入异常:如果表中的某个实体随着另一个实体而存在,则无法插入更新异常
青衣敖王侯
·
2024-02-06 21:09
4 款 Pandas 自动数据分析神器,yyds!
了解列数、行数、取值分布、缺失值、列之间的相关关系等等,这个过程叫做
EDA
(ExploratoryDataAnalysis,探索性数据分析)。
程序员小西
·
2024-02-06 16:34
【芯片设计- RTL 数字
逻辑设计
入门 6 -- 带同步复位的D触发器 RTL实现及testbench 验证】
文章目录带同步复位的D触发器Verilog代码testbench代码编译及仿真问题小结带同步复位的D触发器同步复位:复位只能发生在在clk信号的上升沿,若clk信号出现问题,则无法进行复位。Verilog代码//timescaleins/1nsmoduleflopr(inputrstn,inputclk,input[3:0]d,output[3:0]q);reg[3:0]q_out;//synch
CodingCos
·
2024-02-06 11:12
芯片设计
RTL
数字逻辑设计扫盲
fpga开发
通过遵循最佳做法来提高
EDA
和 HPC 应用程序的 Azure NetApp 文件性能
你的任务是设计公司的集成电路芯片,其需要很多电子设计自动化(
EDA
)模拟。你在本地没有足够的容量用于此项目,因此你决定使用Azure来满足那些HPC模拟需求。管理层希望你能够及时且经济高效地完成
大隐隐于野
·
2024-02-06 09:47
#
NFS专栏
azure
microsoft
nfs
FPGA多功能数字时钟 基于Quartus实现设计与仿真 华南师范大学数电综设
月有任何疑问可以联系邮箱:
[email protected]
项目仓库地址:https://github.com/CodeAlanqian/e-clockgithub仓库地址综合设计实验实验目的熟练掌握Quartus等
EDA
CodeAlan
·
2024-02-06 08:41
FPGA
Quartus
多功能数字时钟
fpga开发
AltiumDesigner元件库之使用Ultra Librarian自动生成
利用官方发布的芯片模型文件及对应工具软件,可以自动生成各种
EDA
工具的原理图和PCB封装。比如常见的bxl文件,可以使用Ultralibrarian导入加工生成多种
EDA
对应封装。
m0_61687959
·
2024-02-05 15:14
嵌入式硬件
Python自动化5个
EDA
库
EDA
或探索性数据分析是一项耗时的工作,但是由于
EDA
是不可避免的,所以Python出现了很多自动化库来减少执行分析所需的时间。
明月与玄武
·
2024-02-05 12:21
python
EDA库
FPGA高端项目:IMX327 MIPI 视频解码 USB3.0 UVC 输出,提供FPGA开发板+2套工程源码+技术支持
MIPICSI-RXIP介绍4、个人FPGA高端图像处理开发板简介5、详细设计方案设计原理框图IMX327及其配置MIPICSIRX图像ISP处理图像缓存UVC时序USB3.0输出架构6、vivado工程详解FPGA
逻辑设计
9527华安
·
2024-02-05 11:35
FPGA解码MIPI视频专题
菜鸟FPGA图像处理专题
fpga开发
音视频
IMX327
MIPI
CSI
RX
USB3.0
UVC
双 JK 触发器 74LS112 逻辑功能。真值表_数字电路学习笔记(十一):时序逻辑...
虽然数字电路课程还包括脉冲电路、模数转换、
EDA
等内容,但那些和本文的主线内容(不注重硬件搭建的电路设计)关系就不大了。一、时序功能我们从一个例子开始,说明时序逻辑的概念和作用。
weixin_39618173
·
2024-02-05 08:54
双
JK
触发器
74LS112
逻辑功能。真值表
EDA
(Quartus II)——乐曲硬件演奏电路设计
设计目的:学习设计硬件乐曲演奏电路以及相关的控制电路。设计原理一:组成乐曲的每个音符的发音频率值及其持续的时间是乐曲能连续演奏所需要的两个基本要素,问题是如何来获取这两个要素所对应的数值以及通过纯硬件的手段来利用这些数值实现乐曲的演奏效果。如图1所示为乐曲硬件演奏的电路原理图。其中rom_liangzhu为歌曲“梁祝”部分音符数据产生器,cnt_1为地址发生器,decoder_1为初始值设置译码器
楠潼
·
2024-02-04 15:44
EDA实践
fpga
verilog
vhdl
数据库复习资料abc
答:需求分析、概念设计、
逻辑设计
、物理设计、应用开发(系统实施)、系统维护。2、数据库系统的特点?答:数据结构化、数据共享性高,数据独立性强,数据粒度小,统一的管理和控制,独立的数据操作界面。
xiaoming_w
·
2024-02-04 10:05
数据库
java
mysql
数据库-计算机三级学习记录-3数据库结构设计
数据库概念设计一般分为:数据库
逻辑设计
数据库物理设计概念设计是数据库设计的核心环节。通过对用户需求进行综合、归纳与抽象,形成一个独立于具体DBMS的概念模型。
不笑的鬼
·
2024-02-04 08:30
数据库
学习
立创
EDA
—如何创建画出一个自己的元件
前言当需要自己画元器件时,可参考如下操作一、点击新建元件二、提示没有元件库,先创建元件库三、输入元件库的名称,和保存路径四、再点击新建元件五、输入器件名以及器件描述六、这里可以写器件名字七、这里可以放置引脚八、点击引脚,可以在属性这里修改引脚名称、引脚编号以及引脚长度九、画好后,按Ctrl+S保存就可以了十、在原理图绘制界面,按\就可以看到刚刚创建的元器件库和元器件了,双击就可以进行放置
我先去打把游戏先
·
2024-02-04 07:26
硬件
单片机
嵌入式硬件
c语言
stm32
学习
基于Robei
EDA
--揭秘半加器与全加器
一、半加器与全加器的前生今世数字电路中加法器是经常用到的一种基本器件,主要用于两个数或者多个数的加和,加法器又分为半加器(halfadder)和全加器(fulladder)。半加器电路是指对两个输入数据位相加,输出一个结果位和进位,没有进位输入的加法器电路。是实现两个一位二进制数的加法运算电路。而全加器是在半加器的基础上的升级版,除了加数和被加数加和外还要加上上一级传进来的进位信号。二、模块框图h
悲喜自渡721
·
2024-02-04 07:51
fpga开发
基于Robei
EDA
--边沿检测电路
一、上来画波形图上升沿检测{signal:[{name:'clk',wave:'p.........|............'},{name:'rerset',wave:'lh......|..............'},{name:'a',wave:'l......hl..'},{name:'a_dly',wave:'l.......hl..'},{name:'a_dly~',wave:'h
悲喜自渡721
·
2024-02-04 07:21
fpga开发
基于Roebi
EDA
实现I2C通讯之(一)I2C通讯协议理论知识
一、I2C物理层①多设备②双线制度(SCL;SDA)③存储地址、器件地址④空闲状态是高阻态,保持高电平⑤多主机:仲裁⑥标准速度:100kb/s快速:400kb/s高速:3.4Mb/s二、I2C协议层(一)I2C整体时序图①总线空闲状态(SCL:1SDA:1)②起始信号(SCL:1SDA出现下降沿)③数据读写信号(SCL:0→SDA数据更新;写入1bit;从机正确接收8bit,SDA拉低(ACK响应
悲喜自渡721
·
2024-02-04 07:50
fpga开发
基于Roebi
EDA
实现I2C通讯之(二)按键控制数据读/写(key_filter)
一、前置分析我们使用按键控制数据读/写,首先需要编写按键模块,由于按键的物理特性,按下会发生抖动,需要软件消抖。常用软件方法去抖,即检测出按键闭合后执行一个延时程序,根据抖动的时间为5ms~10ms,我们产生一个20ms的延时,让前沿抖动消失后再一次检测键的状态,如果仍保持闭合状态电平,则确认为真正有键按下。当有20ms的时间内都没有抖动就说明按键已经处于稳定状态了。接下来我们定义一个计数器cnt
悲喜自渡721
·
2024-02-04 07:50
fpga开发
每日简报 11月30日简报新鲜事 每天一分钟 了解新鲜事
1、神舟十五号发射任务圆满成功;2、华中科技大学团队成功研发计算光刻
EDA
软件;3、国家疾控局:60岁以上老年人接种覆盖人数占老年人口的90.68%;4、济南将实施新规:聚合平台不得接入无证网约车平台;
简报新鲜事
·
2024-02-04 06:20
【和鲸社区活动】医疗问诊平台会员续费分析实战项目
【和鲸社区活动】医疗问诊平台会员续费分析实战项目文章目录【和鲸社区活动】医疗问诊平台会员续费分析实战项目1背景2分析步骤3数据清洗与预处理4探索性数据分析(
EDA
)4.1用户的基本统计信息展示4.2订单数据的基本统计信息
-北天-
·
2024-02-03 22:28
和鲸社区数据分析每周挑战
数据分析
数据挖掘
python
【和鲸社区活动】医疗问诊平台会员续费分析
【和鲸社区活动】医疗问诊平台会员续费分析文章目录【和鲸社区活动】医疗问诊平台会员续费分析1背景2分析步骤3数据清洗与预处理4探索性数据分析(
EDA
)4.1用户的基本统计信息展示4.2订单数据的基本统计信息
-北天-
·
2024-02-03 22:27
Python大数据分析与挖掘
和鲸社区数据分析每周挑战
数据分析
数据挖掘
数据可视化
【芯片设计- RTL 数字
逻辑设计
入门 番外篇 7 -- 芯片生产 ATE 测试 介绍】
文章目录ATE概述ATE测试介绍ScanChainATE测试与ScanChain的关系示例ATE测试向量输入向量预期输出测试模式举例ATE概述广义上的IC测试设备我们都称为ATE(AutomaticTestEquipment),一般由大量的测试机能集合在一起,由电脑控制来测试半导体芯片的功能性,这里面包含了软件和硬件的结合。不同的芯片类型则有不同的测试方法和要求。芯片类型:模拟芯片(Analog)
CodingCos
·
2024-02-03 11:22
芯片设计
RTL
数字逻辑设计扫盲
fpga开发
芯片测试
面向对象程序设计思想——通俗版
它不是语法规定,而是一套用来提高代码可复用性、可维护性、可读性、稳健性以及安全性的代码
逻辑设计
方案。就算你没有对象,也必须掌握面向对象程序的设计思想。
292a17f1696d
·
2024-02-03 05:06
[UNDERTALE:开端]Chapter1:再临者
“这么说野爹我
Eda
(新
源琴
·
2024-02-03 03:45
09. BI - 数据可视化,如何进行基本图形绘制
本文为「茶桁的AI秘籍-BI篇第09篇」文章目录
EDA
作用可视化视图Python进行可视化subplotHi,你好。我是茶桁。今天想给大家讲的是关于数据的可视化。
茶桁
·
2024-02-03 00:19
茶桁的AI秘籍#BI
信息可视化
BI
新手从零开始学习数学建模论文写作(美赛论文临时抱佛脚篇)
p=50&vd_source=ff53a726c62f94
eda
5f615bd4a62c458目录数学建模论文的重要性:数学建模参赛作品组成数学建模论文基本构成:论文正文:论文格
圆头源脑
·
2024-02-02 14:28
数学建模
数学建模
自学 FPGA 要注意什么?
2.
EDA
工具问题熟悉几个常用的就可以的,开发环境QuartusII,或ISE就可以了,这两个基本是相通的,会了哪一个,另外的那个也就很Easy了。
宸极FPGA_IC
·
2024-02-02 02:46
fpga开发
fpga
硬件工程
嵌入式硬件
【芯片设计- RTL 数字
逻辑设计
入门 番外篇 8.1 -- memory repair 详细介绍】
文章目录memoryrepair详细介绍MemoryRepair方法MemoryRepair过程举例memoryrepair详细介绍SoC(SystemonChip)的MemoryRepair是一种技术,用于检测和修复内存中的损坏单元。由于SoC内部集成了大量的逻辑和存储单元,包括RAM(随机访问存储器)、ROM(只读存储器)、缓存等,在制造过程中,由于工艺偏差或材料缺陷,有可能产生一些损坏的内存
CodingCos
·
2024-02-02 00:55
芯片设计
RTL
数字逻辑设计扫盲
memory
repair
立创
EDA
学习---第二天
第五课放置元件—器件第六课元件属性的编辑第七课元件的选择—移动—旋转以及镜像选中器件移动鼠标即可,或者在:“编辑”中找到“移动”旋转的操作:旋转元器件按键盘的“空格”即可旋转,或者在选择栏中找到“格式”中的旋转也可以。镜像操作:按键盘的“X”或者按键盘的“Y”即可。或者在选择栏中找到“格式”中的翻转也可以。第八课元件的排列和对齐选中元件,点击选择栏中的“格式”中的“对齐”方式即可。对齐网格是用于元
一场终散的不醒梦
·
2024-02-01 18:12
C#人事管理系统
blog.csdn.net/MengKun822/article/details/88610027作者:代码搬运工的菜鸟目录C#人事管理系统参考文章项目简介开发环境及工具开发环境开发工具系统分析数据库字典表数据库
逻辑设计
创建表部门表
1314lay_1007
·
2024-02-01 12:36
oracle
数据库
c#
oracle
4. seaborn-线性关系可视化
Seaborn本身并不是为了统计分析而生的,seaborn中的回归图主要用于添加视觉指南,以帮助在探索性数据分析
EDA
中强调存在于数据集的模式。
沉住气CD
·
2024-02-01 08:20
数据可视化
数据挖掘
python
机器学习
人工智能
如何从零开始设计一颗芯片?
来源:陌上风骑驴看IC作者:陌上风骑驴在各方助力下,集成电路成了时代热点,有大量文章在写芯片设计之复杂之困难,老驴打算从
EDA
使用角度捋一遍芯片设计流程。
csdn业界要闻
·
2024-02-01 02:44
太赞了!这4款Pandas自动数据分析神器
了解列数、行数、取值分布、缺失值、列之间的相关关系等等,这个过程叫做
EDA
(ExploratoryDataAnalysis,探索性数据分析)。
Alex是大佬
·
2024-01-31 19:08
金融风控Task2-数据分析
目的
EDA
(ExploratoryDataAnalysis)价值主要在于熟悉了解整个数据集的基本情况(缺失值,异常值),对数据集进行验证是否可以进行接下来的机器学习或者深度学习建模.了解变量间的相互关系
sunflowers11
·
2024-01-31 14:17
天池
软考笔记--数据库设计与建模
数据库设计是指对一个给定的应用环境,提供一个确定最有数据模型与处理模式的
逻辑设计
,以及一个确定数据库存储结构与存取方法的物理设计,建立起能反映显示世界信息和信息联系及满足用户数据要求和加工要求,以能够被某个
赤露水
·
2024-01-31 10:07
软考
数据库
笔记
【数字IC精品文章收录】近500篇文章-学习路线-基础知识-接口-总线-脚本语言-芯片求职-安全-
EDA
-工具-低功耗设计-Verilog-低功耗-STA-设计-验证-FPGA-架构-AMBA-书籍-
数字IC全站文章索引demo版(建议收藏慢慢看)*一、项目说明*1.1索引目的1.2收录原则1.3投稿方式1.4版本迭代二、数字IC学习路线三、通用技能篇*3.1数字电路3.2硬件描述语言(Verilog)3.3linux操作系统3.4C语言3.5微机原理3.6汇编语言3.7计算机组成原理3.8计算机体系架构3.9STA静态时序分析3.10SystemVerilog3.11UVM3.12SVA3.
程序员负总裁
·
2024-01-31 10:05
学习
安全
fpga开发
系统(产品)设计原则
前端
逻辑设计
原则页面信息范围 通常情况下,详情页面内容大于首页表单内容,即首页表单中存在的信息,在详情页中一定能够看到;查询栏的信息范围取决于查询页的表单
冷暖从容
·
2024-01-31 04:22
产品
产品经理
事件驱动架构: 实现高度可扩展的软件系统
1.背景介绍事件驱动架构(Event-DrivenArchitecture,以下简称
EDA
)是一种软件架构模式,它将系统的行为和功能抽象为一系列事件和响应,以实现高度可扩展和灵活的软件系统。
OpenChat
·
2024-01-31 00:29
架构
arm开发
【芯片设计- RTL 数字
逻辑设计
入门 番外篇 6.1 -- 术语 Wafer 与 Tile 与 cell 关系介绍】
请阅读【嵌入式开发学习必备专栏】文章目录SoCTile与Cell与WaferWaferTileCellTile与Cell的关系示例SoCTile与Cell与Wafer在SoC(SystemonChip,系统级芯片)设计中,Wafer,Tile和Cell是常用的术语,它们在不同的设计层次上描述了芯片的组成部分。
CodingCos
·
2024-01-30 20:43
芯片设计
RTL
数字逻辑设计扫盲
Tile
cell
SOC
tILE
【芯片设计- RTL 数字
逻辑设计
入门 番外篇 8 -- MBIST 详细介绍】
请阅读【嵌入式开发学习必备专栏】文章目录MBISTMBIST背景MBIST的主要特点和优势MBIST的工作原理举例MBISTMBIST(MemoryBuilt-InSelf-Test)是一种在系统级芯片(SoC)中内置的内建自测试,用于检测和验证片上存储器(如RAM,ROM等)的完整性和功能。何谓内建自测试?“内建”的含义是指针对存储器的测试向量由内建的存储器测试逻辑自动产生,而非外部测试机台(A
CodingCos
·
2024-01-30 20:08
芯片设计
RTL
数字逻辑设计扫盲
MBIST
Proteus仿真软件在单片机教学中的应用
1Proteus仿真软件与单片机教学Proteus软件属于一种
EDA
工具软件,由英国Labcenter.electronics公司研发。
电气_空空
·
2024-01-30 15:17
毕业设计
proteus
单片机
嵌入式硬件
几行Python代码,就实现了全面自动探索性数据分析
在拿到一个新数据集时首先就需要花费大量时间进行
EDA
来研究数据集中内在的信息。自动化的EDAPython包可以用几行Python代码执行
EDA
。
氿 柒
·
2024-01-30 13:55
小玩意
python
数据分析
软件系统架构黄金法则:事件驱动架构的力量
1.2事件驱动架构的崛起为了解决传统架构的局限性,事件驱动架构(Event-DrivenArchitecture,简称
EDA
)应运而生。事件
OpenChat
·
2024-01-30 10:37
AI大模型应用开发实战案例详解
大数据
人工智能
语言模型
AI
LLM
Java
Python
架构设计
Agent
RPA
基于FPGA实现Aurora高速串行接口
0本文目录1)Aurora简介2)FPGA简介3)系统设计4)
逻辑设计
5)模块设计6)AuroraIP核简介7)AuroraIP核定制8)Aurora协议特点9)结束语1Aurora简介1)采用并行方式传输高速的数据流有很多设计难点
宁静致远dream
·
2024-01-30 07:49
FPGA水滴穿石
架构师的创新:事件驱动架构实践
1.背景介绍事件驱动架构(Event-DrivenArchitecture,
EDA
)是一种软件架构风格,它将系统的组件通过事件和事件处理器之间的一对一或一对多关系连接起来。
OpenChat
·
2024-01-29 23:11
架构
java
微服务
spring
cloud
分布式
事件驱动架构:实现高度弹性的系统
1.背景介绍事件驱动架构(Event-DrivenArchitecture,
EDA
)是一种软件架构模式,它允许系统在接收到某个事件时,动态地执行相应的操作。
OpenChat
·
2024-01-29 20:23
架构
微服务
云原生
上一页
1
2
3
4
5
6
7
8
下一页
按字母分类:
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他