EDA逻辑设计

用Python做一个2048小游戏

文章目录逻辑设计绘图逻辑主循环逻辑设计2048的逻辑无非是操作4×44\times44×4的方格，每个方格中有一个数，这些数可以移动，如果两个相同的数字在移动时相撞了，就可以彼此合并。
微小冷·2024-01-16 23:35

FPGA四选一的多路选择器（用三元运算符?:解决）

在FPGA设计中，这种条件运算符通常用于逻辑电路的组合和时序逻辑设计。通过使用条件运算符，可以根据不同
我来挖坑啦·2024-01-16 22:52

【FPGA & Modsim】 抢答器设计

实验题目：抢答器设计实验目的：掌握应用数字逻辑设计集成开发环境进行抢答器设计的方法；掌握时序逻辑电路设计的过程。
去追远风·2024-01-16 18:09

【嘉立创EDA-PCB设计指南】1.PCB基本概念及原理图绘制

前言：本文详解PCB基本概念以及实现MCU最小系统原理图的绘制（原理图包括MCU芯片GD32F103C8T6、外部晶振、输出端口、USB输入口、5v转3v3稳压输出、复位按键、唤醒按键、LED）。为本专栏后面章节实现PCB绘制做准备。最终绘制的原理图如下所示：目录PCB板的元素组成PCB设计流程1.原理图放置器件与连线2.原理图整理3.原理图检查DRCPCB板的元素组成1.PCB的定义PCB(Pr
阿齐Archie·2024-01-16 13:17

【FPGA & Modsim】数字时钟

实验题目：数字时钟设计实验目的：掌握数字时钟的工作原理；掌握使用数字逻辑设计集成开发环境分模块设计数字时钟的方法。实验内容：1、创建一个数字时钟工程，使用六位数码管实时显示时/分/秒。
去追远风·2024-01-16 10:39

【FPGA & Modsim】序列检测

实验题目：序列检测器设计实验目的：掌握应用数字逻辑设计集成开发环境进行序列检测器设计的方法；掌握时序逻辑电路设计的过程。实验内容：1、设计一个序列检测器，用于检测输入数据中的特定序列“10010”。
去追远风·2024-01-16 10:39

仿真验证方法（1）——动态验证

（其他）验证的方法软件验证：也叫软件模拟（simulation），基于EDA工具，易行
apple_ttt·2024-01-16 04:11

倍福PLC控制器开发环境介绍

下面将介绍倍福PLC控制器的开发环境，主要包括软件安装与配置、工程创建与管理、编程语言与指令系统、变量与数据类型、程序结构与逻辑设计、通讯配置与调试、调试工具与诊断功能、在线监控与控制功能以及安全功能与保护措施等方面
华西建筑关联专业公司 华鲲智慧·2024-01-16 03:19

EDA期末复习

题目类型及分值分布1.选择10个，一个2分2.名词解释5个，一个2分（去年的五个是：CPLD，ASIC,LUT,EDA,RTL）3.VHLD程序填空3个，一个10分（依次是：D触发器，4选1多路开关，移位寄存器
__dh·2024-01-15 23:40

SPEC SFS 2014 EDA Workload简单说明

默认Benchmark100316k101075210m10530075955负载启动后会启动5个进程，2个后端，3个前端Testruntime=300seconds,Warmup=300seconds.Running5copiesoftheteston1clientsResultsdirectory:/opt/specsfs2014/resultsOplatencyreportingactiva
沧海一粒米·2024-01-15 14:00

【嘉立创EDA】构建自己的元件库，绘制符号、封装的方法

器件问题先选择需要的元器件，然后查看其数据手册，找到官方提供的元件封装进行绘制。器件选择一款卧贴式双排排针进行绘制。器件模型主要用到的就是RecommendedP.C.BLayout前期资料准备完毕，下面开始绘制自己的元件库。元件库制作封装的绘制[1]创建新封装文件->新建->封装[2]绘制焊盘选择封装工具的焊盘(第一行，第二个)，放在工作区上。如果没有封装工具，可在视图->封装工具打开。选中焊盘
喜暖知寒·2024-01-14 21:14

数字电路基础

数字电路分组合与时序逻辑电路二大类，时钟输入信号分并行与串行系统，数字芯片系统触发时钟脉冲信号是串行序列、分上升沿与下降沿触发脉冲信号数字逻辑设计，含有触发器的电路为时序逻辑电路，数位发生变化有建立与保持时间周期设计问题
道恒动·2024-01-14 20:06

【DC快速上手教程--1 Setup the DC】

DC快速上手教程--1SetuptheDC0Intro1DCDemo本篇系列教程介绍总结DCFlow，为了不涉密，在这里以DClabs为Demo做一个入门的介绍；目标：用起来EDA工具是最基础也是最简单的
中古传奇·2024-01-14 20:47

软件过程模型

2，推迟实现的观点：清楚地区分逻辑设计和物理设计，尽可能推迟程序的物理实现。3，质量保证观点：每个阶段都必须完成规定的文档，没有交出合格的文档
yywfy的昵称·2024-01-14 13:04

【1-1】作用域

一种程序设计语言必然会使用到变量，而优秀的变量的存储和访问的逻辑设计可以使得语言执行效率有很大提升，JS中的变量的存储和访问的系统称为其作用域系统，也可以说是存储和访问的规则常见的编译语言在执行之前经历的三个阶段分词
安什么好呢·2024-01-14 09:57

一款国内研发的PCB设计软件-立创EDA

我们先来看下官方的一些样板工程和原理图PCB布好线的效果3D预览效果原理图简单的聊聊PCB设计软件：像当前免费的PCB设计软件还有KiCAD、DesignSpark(发烧友网)也是不错的，当然我们绝大部分人在学校接触最多的要属AltiumDesigner(前身是Protel)，大公司用的比较多的Cadence(Alligro)，Pads(powerpcb)，其他的还有cadsofteagle等,另
想啥做啥·2024-01-14 05:38

如何快速设计元器件原理图库和PCB封装库？

1、立创商城EDA免费库立创商城是一站式电子元器件采购平台，主要从事电子元器件零售和小批量采购，现货库存超20万种。立创EDA是
不脱发的程序猿·2024-01-14 02:30

Redis异步写失败后补数逻辑设计

背景最近各种机房事故频发，所以很多公司都对Redis存储等进行异步多活，我们公司采用的方式是通过客户端双写的方式来实现异地Redis机房的备份，但是当异地机房出现临时网络故障时，就涉及到了如何进行补数的操作，本文就是来记录下如何补数Redis补数设计首先可以补数的前提肯定需要记录写异地机房失败的redis命令，所以当客户端在写异地机房失败时，我们需要先把失败的redis命令写到kafka主题中，不
lixia0417mul2·2024-01-14 01:29

FPGA难学在哪里，要如何学习？

对数字电路和逻辑设计有一定基础的话，入门FPGA可能相对容易一些。
宸极FPGA_IC·2024-01-13 10:58

预约上门按摩系统的开发流程是怎么样的

2.规划与设计：根据需求分析结果，制定系统规划，包括系统架构、功能模块、数据库设计、订单流程逻辑设计等，并确定开发所需的技术和工具。3.界面设计：根据目标用户群体和市场需求，设计用户友好的界面，
闪站侠小程序开发·2024-01-12 22:04

AD软件与其他EDA软件工程的问题汇总

1:如何在AD中使用eagle工程在ad中打不开原理图，要使用导入功能,转化为ad的文件后，就可以打开了2:打开旧版本的Protel文件有时候新版本的AD打不开以前Protel的PCB文件，可以在DXP菜单下的Extension下进行配置（Configure），选中Importers和Exporters下选择所需的文件类型。
heaptek·2024-01-12 12:23

Java架构师设计模式事件驱动架构

目录1导语2事件驱动架构模式：类别notification3事件驱动架构模式：何谓EDA4事件驱动架构模式EDA两种Topology介绍5事件驱动架构模式EDA两种Topology：EventMe6事件驱动架构模式
赵广陆·2024-01-12 07:10

Proteus Pro 8.6，EDA工具

ProteusPro8.6是由英国LabCenterElectronics公司出版的EDA工具软件，proteus能够从原理布图、代码调试到单片机与外围电路协同仿真，一键切换到PCB设计，真正实现了从概念到产品的完整设计
心有阳光无限·2024-01-12 06:48

立创EDA导出PCB封装到Cadence17.4（需要Altium）

首先添加器件到立创EDA界面，然后画上板框然后如下图所示，选择导出，AltiumDesigner这里选否即可下载完成后，Altium打开该文件，点击保存，选择最后一个ASCII模式，然后关闭文件打开AllegroPCB
ESCracker·2024-01-12 00:18

IC设计的前端和后端是如何区分的?

**2、IC后端：**将前端设计产生的门级网表通过EDA设计工具进行布局布线和进行物理验证并最终产生供制造用的GDSII数据二、工作内容不同**1、IC前端：**熟悉处理器/DMA/AXI/AHB总线。
移知·2024-01-11 15:30

fpga的设计流程【科普】

(1)电路设计与输入电路设计与输入是指通过某些规范的描述方式，将工程师电路构思输入给EDA工具。常用的设计输入方法有硬件描述语言(HDL)和原理图设计输入方法等。
宸极FPGA_IC·2024-01-11 11:56

蓝桥杯获奖经验分享，博主连续两届嵌入式组国一和国二

本文是博主连续两届准备蓝桥杯嵌入式组的心得，不涉及基础模块原理和逻辑设计思路的讲解，只谈谈自己的备赛经验和需要注意的地方。
L-FHy·2024-01-11 02:27

【数字图像处理】水平翻转、垂直翻转

目录1水平翻转与垂直翻转2FPGA布署与实现2.1功能与指标定义2.2逻辑设计2.3上板调试1水平翻转与垂直翻转在数字图像处理中，图像翻转是指将图像进行水平或者垂直方向的翻转，使其呈现不同的效果，分为水平翻转和垂直翻转
洋洋Young·2024-01-10 13:11

【Verilog】期末复习——设计带异步清零且高电平有效的4位循环移位寄存器

期末复习——解释下列名词（FPGA、ASIC、IP、RTL、EDA、HDL、FS
不怕娜·2024-01-10 13:09

【Verilog】期末复习——分别画出下面两个程序综合后的电路图/reg型数据和wire型数据的区别

期末复习——解释下列名词（FPGA、ASIC、IP、RTL、EDA、HDL、FS
不怕娜·2024-01-10 08:43

【Verilog】期末复习——设计有32个16位存储器的ROM

期末复习——解释下列名词（FPGA、ASIC、IP、RTL、EDA、HDL、FS
不怕娜·2024-01-10 08:13

【Verilog】期末复习——设计11011序列检测器电路

期末复习——解释下列名词（FPGA、ASIC、IP、RTL、EDA、HDL、FS
不怕娜·2024-01-10 08:42

过孔设置小窍门

EDA365论坛网*R,K&U,N7L3k0F也许还有一种方法可能稍微简单：0M!E&V6i4M!N3I$l把你不需要抹绿油也就是要露出viapad的过孔将它们的属性改成TestPoint。
wqygogo·2024-01-10 07:23

如何使用Proteus进行电路设计仿真？

Proteus是一款功能非常强大的软件，是英国著名的EDA工具(仿真软件)，从原理图布图、代码调试到单片机与外围电路协同仿真，一键切换到PCB设计，真正实现了从概念到产品的完整设计。
fighting110cq·2024-01-09 15:49

微信小程序实战-01翻页时钟-1

文章目录前言需求分析功能设计界面设计界面结构设计界面样式设计逻辑设计单页功能实现运行结果前言我经常在手机上用的一款app有一个功能是翻页时钟，基于之前学习的小程序相关的基础内容，我打算在微信小程序中也设计一个翻页时钟功能
sif_666·2024-01-09 12:22

Vivado 中Tcl使用

尤其是目前很大一部分EDA工具是支持TCL语言的，应该说它们的母语就是TCL。综合功能的EDA软件都采用TCL语言，比如，DC、Vivado、quartus、Synplify等。
QYH2023·2024-01-09 09:52

数据库结构优化

如果更改表中的某个实体的单独属性时,需要对多行进行更新删除异常:如果删除表中的行会导致其他实体的消失1.3）节约数据存储空间1.4）提高查询效率2.数据库结构设计的步骤1.需求分析:全面了解产品设计的存储需求2.逻辑设计
huxt·2024-01-09 05:41

【数据库原理】（15）数据关系模式与规范

关系模式，得益于其坚实的数学理论基础，不仅能以二维表的形式清晰地表达实体，还能描述实体之间的相互关系，因而成为数据库逻辑设计中一种强有力的工具。
游码客·2024-01-09 01:04

苍穹外卖学习Day2

文章目录员工管理模块实现新增员工需求设计分析代码开发功能测试代码完善员工分页查询需求分析与设计代码开发功能测试代码完善启用禁用员工账号需求分析和设计代码开发功能测试编辑员工需求分析代码开发导入分类模块功能代码需求分析设计员工管理模块实现新增员工需求设计分析一般由产品经理设计，根据产品原型图来进行逻辑设计与开发
Jimmy Ding·2024-01-09 00:47

FPGA 静态时序分析与约束（1）

静态时序分析与约束中的概念项目总结时序分析与约束的意义FPGA内部时序约束建立时间分析保持时间IO约束InputDelay分析OutputDelay分析时序约束注意点参考文献总结项目总结静态时序分析是指我们手动或者EDA
朽月·2024-01-08 23:05

FPGA——时序分析与约束

数据和时钟传输路径是：由EDA软件，通过针对特定器件布局布线得到的。时序约束：告知EDA软件，尽力达到约束指标。FPGA结构基础可编程逻辑功能结
云影点灯大师·2024-01-08 23:01

【Verilog】期末复习——举重比赛有三名裁判，当运动员将杠铃举起后，须有两名或两名以上裁判认可，方可判定试举成功，若用A、B、C分别代表三名裁判的意见输入，同意为1，否定为0；F为裁判结果输出，试

期末复习——解释下列名词（FPGA、ASIC、IP、RTL、EDA、HDL、FS
不怕娜·2024-01-08 22:22

【Verilog】期末复习——解释下列名词（FPGA、ASIC、IP、RTL、EDA、HDL、FSM）

系列文章数值（整数，实数，字符串）与数据类型（wire、reg、mem、parameter）运算符数据流建模行为级建模结构化建模组合电路的设计和时序电路的设计有限状态机的定义和分类期末复习——数字逻辑电路分为哪两类？它们各自的特点是什么？期末复习——VerilogHDL描述数字逻辑电路的建模方式有哪三种？它们的特点是？系列文章FPGA:现场可编程逻辑门阵列ASIC：专用集成电路IP：知识产权RTL
不怕娜·2024-01-08 22:52

【Verilog】期末复习——设计带进位输入和输出的8位全加器，包括测试模块

期末复习——解释下列名词（FPGA、ASIC、IP、RTL、EDA、HDL、FS
不怕娜·2024-01-08 22:52

【Verilog】期末复习——简要说明仿真时阻塞赋值和非阻塞赋值的区别。always语句和initial语句的关键区别是什么？能否相互嵌套？

期末复习——解释下列名词（FPGA、ASIC、IP、RTL、EDA、HDL、FS
不怕娜·2024-01-08 22:48

数据库课程设计报告——音乐管理系统

目录省流版word文档需求分析系统目标业务需求及处理流程功能需求及数据需求分析业务规则分析概念设计命名规范实体集及属性联系集及属性系统总ER图逻辑设计关系的设计关系的优化数据库基本表设计物理设计关系模式存取方式选择数据库的存储结构数据库应用设计数据库脚本数据库完整性设计数据库安全性设计存储过程和触发器设计总结省流版
法玛梅林·2024-01-08 09:59

非结构化数据的探索性数据分析（EDA）方法

探索性数据分析（ExploratoryDataAnalysis，简称EDA）是在数据分析过程中的关键步骤之一。而对于非结构化数据的EDA，我们需要采取一些特定的方法和技巧。
数据科学探险导航·2024-01-07 05:38

贷款违约预测-Task2 数据分析

赛题：零基础入门数据挖掘-零基础入门金融风控之贷款违约目的：1.EDA价值主要在于熟悉了解整个数据集的基本情况（缺失值，异常值），对数据集进行验证是否可以进行接下来的机器学习或者深度学习建模.2.了解变量间的相互关系
致Great·2024-01-06 17:51

嘉立创eda标准版（专业版）下载及安装步骤详细教程

1浏览器搜索嘉立创eda2进官网3注册或登录4点击立即下载5找到对应的版本下载6双击运行7修改安装目录8点击下一步、安装、应用9如果是专业版，需要下载激活文件10点击并复制11再点击应用就好
去去隔烟霞·2024-01-06 11:25

大一，如何成为一名fpga工程师?

3、掌握FPGA设计流程/原理（推荐教材：FPGA权威指南、AlteraFPGA/CPLD设计、IP核芯志-数字逻辑设计思想、静态时序分析、嵌入式逻辑分析仪等），4、常用的协议（ARP协议、udp协议、
宸极FPGA_IC·2024-01-06 11:18
上一页 1 2 3 4 5 6 7 8 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他