FP寄存器

SPI通信

主设备数据输入，从设备数据输出；MOSI;主设备数据输出，从设备数据输入；SCLK:时钟信号，由主设备产生；CS：从设备片选信号，由主设备控制SPI的工作原理①：硬件方面为四根线②：主机和从机都有一个串行移位寄存器
码君·2024-02-08 16:13

【芯片设计- RTL 数字逻辑设计入门 番外篇 9 -- SOC 中PL端与PS端详细介绍】

之间的协同设计和开发工具ProgrammableLogicandProcessingSystem在系统级芯片（SoC）的上下文中，“PL”通常指的是可编程逻辑（ProgrammableLogic）部分，特别是在使用了FPGA
CodingCos·2024-02-08 16:34

头像类NFT的发展前景和局限性在哪里？

这正是以所有NFT中21%的数量占据了NFT总市值52%PFP类NFT项目，PFP就是ProfilePicture，无聊猿、加密朋克这些都是头像类NFT（或称为AvatarNFT）。
区块链技术员·2024-02-08 15:38

【正点原子STM32】WWDG（简介、工作原理、WWDG寄存器配置操作步骤、WWDG超时时间计算、WWDG配置步骤、配置窗口看门狗流程、IWDG和WWDG的主要区别）

二、WWDG工作原理三、WWDG框图四、WWDG寄存器控制寄存器(WWDG_CR)配置寄存器(WWDG_CFR)状态寄存器(WWDG_SR)五、WWDG超时时间计算WWDG最短最长超时时间（F1为例）六
咖喱年糕·2024-02-08 15:59

stm32 TIM定时器中断

一、TIM（Timer）定时器定时器可以对输入的时钟进行计数，并在计数值达到设定值时触发中断；16位计数器、预分频器、自动重装寄存器的时基单元，在72MHz计数时钟下可以实现最大59.65s的定时；不仅具备基本的定时中断功能
木子—大萌书·2024-02-08 15:58

2021-06-01

之前是法律知识，离了结结了再离，凑fp。再之前就是吃的，厨师做了几道菜，对于其中一个，开始还不错，后来吃多了，就这样了。今天61儿童节。
飞云写作·2024-02-08 15:06

STM32TIM定时器（1）

文章目录前言一、介绍部分TIM简介了解定时器类型基本定时器框图通用定时器框图高级定时器框图定时器级联关系所需简化定时器中断流程图时序部分预分频器时序计数器时序无影子寄存器计数器时序有影子寄存器计数器时序时钟树二
CC Cian·2024-02-08 15:55

【毕业设计】42基于FPGA的LCD1602控制器设计仿真与实现（原理图+仿真+源代码+论文）

【毕业设计】42基于FPGA的LCD1602控制器设计仿真与实现（原理图+仿真+源代码+论文）文章目录【毕业设计】42基于FPGA的LCD1602控制器设计仿真与实现（原理图+仿真+源代码+论文）资料要求任务书设计说明书摘要设计框架架构设计说明书及设计文件源码展示资料要求包含此题目毕业设计全套资料
cqtianxingkeji·2024-02-08 15:51

Xilinx FPGA——在线升级

同以前单片机在线升级的做法一样，本质就是通信+Flash操作+跳转。一、通信驱动我使用的是UDP有线传输，二、Flash芯片驱动规划Flash芯片的区域，一般bootloader放在起始位置，APP放在bootloader之后的空白区域。2.1Flash擦除我使用的是扇区擦除2.2Flash编程我使用的是页编程。三、ICAP原语跳转
仲南音·2024-02-08 15:45

班级：L3-C 姓名：Vicki 学号：20193000921 日期：2020/5/2 作业序号：006

Onewaytosolvetheproblemofparkingininnercityareasistohavelargecarparksaroundthecitycentreandapublictransportnetworktotakepeoplearoundthecitycentreandapublictransportnetworktotakepeoplearoundtheinnercit
Vicki_yy·2024-02-08 14:31

精彩案例详解 | Samtec联合艾睿开发新型英特尔Agilex™ 5 E系列 SoC 开发套件

随着"智能边缘"性能的提升，这些计算由使用多核CPU、FPGA、SoC等的嵌入式设备实现。智能边缘和嵌入式计算应用结合了更快的速度和更低的功率密度。
SamtecChina2023·2024-02-08 13:26

YOLOv8改进 | 利用训练好权重文件计算YOLOv8的FPS、推理每张图片的平均时间（科研必备）

一、本文介绍本文给大家带来的改进机制是利用我们训练好的权重文件计算FPS，同时打印每张图片所利用的平均时间，模型大小（以MB为单位），同时支持batch_size功能的选择，对于轻量化模型的读者来说，本文的内容对你一定有帮助
Snu77·2024-02-08 13:51

单片机——FLASH（2）

主存储区放置代码和常数Systemmemory系统存储区方式bootloader代码OTP区一次性可编程区选项字节配置读保护，BOR级别，软件/硬件看门狗以及期间处于待机或停止模式下的复位，相当于一些寄存器
老王WHH·2024-02-08 13:47

【51单片机】外部中断和定时器中断

目录中断系统中断介绍中断概念中断结构及相关寄存器中断结构中断相关寄存器外部中断实验外部中断配置软件设计实验现象定时器中断定时器介绍51单片机定时器原理51单片机定时/计数器结构51单片机定时/计数器的工作方式定时器配置硬件设计软件设计实验现象中断系统本章专门用来介绍
努力学习的小马·2024-02-08 13:01

操作系统杂项笔记

Linux中的同步机制ARM处理器的寄存器复位后，ARM处理器处于SVC模式，ARM状态在ARMLinux系统中，中断处理程序进入C代码以后，ARM处于超级用户(SVC)工作模式在ARM系统结构中，MMU
涵锐Vellichor·2024-02-08 12:52

stm32 上电过程浅析

在这个时刻，处理器处于未定义的状态，各个寄存器的值都是不确定的。处理器会在上电后经过一系列的初始化步骤后才会进入复位状态。
wu051778·2024-02-08 12:43

基于的单片机的无线遥控器设计

可选用单片机给数字模块进行控制和配置寄存器，及用SPI给数字模块发送数据。1、NRF系列数字收发模块
嵌入式基地·2024-02-08 11:16

pentest-bookmarks

BlogsWorthIt:Whatthetitlesays.ThereareaLOTofpentestingblogs,thesearetheonesimonitorconstantlyandvalueintheactualdaytodaytestingwork.http
weixin_34268610·2024-02-08 11:13

进程之os模块

os.fork()平台：只能在linux和unix下使用功能：创建一个新的进程参数：无返回值：0在父进程中fork的返回值大于0,返回新的进程的PID号importos#创建新进程pid=os.fork()ifpid
遇明不散·2024-02-08 11:39

CMake指令解析 set(CMAKE_CXX_FLAGS “$ENV{CXXFLAGS} -rdynamic -O3 -fPIC -ggdb -std=c++11 -Wall -Wno-deprec

完整代码set(CMAKE_CXX_FLAGS"$ENV{CXXFLAGS}-rdynamic-O3-fPIC-ggdb-std=c++11-Wall-Wno-deprecated-Werror-Wno-unused-function-Wno-builtin-macro-redefined-Wno-deprecated-declarations
For Nine·2024-02-08 10:50

汇编 mov 与 lea 区别

mov默认对寄存器值或变量值进行操作，可以从寄存器到寄存器，从立即数到寄存器，从存储单元到寄存器，从立即数到存储单元，从寄存器到存储单元，【从寄存器或存储单元到段寄存器(除CS寄存器)，立即数不能值接送段寄存器
YH美洲大蠊·2024-02-08 09:50

【学习笔记】ARM Cortex-A(armv7)编程手册

第一章介绍了ARMCortex-A系列处理器的基本功能，介绍ARM体系结构的基础知识，涵盖各种寄存器；第二章和第三章提供了有关各个处理器的模式和一些背景知识；第四章和第五章简要介绍了ARM汇编语言编程，
踏流星·2024-02-08 09:00

16：定时器和计数器

定时器和计数器1、定时器和计数器的介绍2、定时器是如何工作3、寄存器4、51单片机定时器简介（数据手册）5、定时器中的寄存器（数据手册）5.1、TCON（定时器控制寄存器）5.2、TMOD（工作模式寄存器
浅陌pa·2024-02-08 08:12

阻抗波动对FPD Link的影响

在高速PCB设计中，经常会遇到这样的问题：由于信号换层，传输线会在微带线和带状线之间转换，再加之PCB制成能力的差异，换层后阻抗会出现不同程度的波动，那么，对于高速接口应用而言，这种阻抗波动到底被控制在什么程度是合适的呢？示例中，以三段传输线形成不同的阻抗组合，旨在模拟不同的阻抗波动变化情况，并以100欧姆作为目标特性阻抗值，列举了四种不同的阻抗波动的组合，其中组合1和组合4模拟了不同的阻抗换层情
一只豌豆象·2024-02-08 08:09

阿姜的ScalersTalk第四轮新概念朗读持续力训练Day6 20181016

练习材料：OnWednesdayevening,wewenttotheTownHall.ItwasthelastdayoftheyearandalargecrowdofpeoplehadgatheredundertheTownHallclock.Itwouldstriketwelveintwentyminutes'time.Fifteenminutespassedandthen
姜姜_515c·2024-02-08 07:35

Synopsys验证VIP学习笔记（1）Memory模型用法

Synopsys的VIP(本文以AXIslave为例)提供了由svt_mem类表示的momory模型，在passive模式下其观测值与寄存器模型类似，会基于总线更新，在active模式下则由slavesequence
小破同学·2024-02-08 07:12

AD9361纯逻辑控制从0到1连载9-调整数据和时钟的相位关系

但假如一切都代码都是正确的，硬件也是正常的，那极有可能是006寄存器和007寄存器的值需要做调整。
冰冻土卫二·2024-02-08 07:41

AD9361纯逻辑控制从0到1连载8-修改射频频率

上一个章节介绍了如何通过射频频率计算得出VCO的配置参数，下面介绍要改变射频频率具体要配置哪些寄存器。
冰冻土卫二·2024-02-08 07:11

AD9361纯逻辑控制从0到1连载6-fast lock之profile寄存器设置

前面讲到每个profile由16个8bit寄存器组成,TX和RX的定义是一样的，下面列出RXprofile每个寄存器的定义：REG0~REG4以及REG12[3:0]实际上是3个参数，lo_int(IntegerWord
冰冻土卫二·2024-02-08 07:10

AD9361纯逻辑控制从0到1连载4-AD9361数据接口

参考文件《AD9361InterfaceSpecv2.5.pdf》AD9361和FPGA的数据接口如下图中红色框标识。可以配置为CMOS模式和LVDS模式。
冰冻土卫二·2024-02-08 07:40

AD9361纯逻辑控制从0到1连载5-fast lock的简介

AD9361正常更改射频频率需要设置一些寄存器，然后开启VCO校准，等待锁定。这个过程时间是比较长的，大概在37us~508us之间。
冰冻土卫二·2024-02-08 07:40

AD9361纯逻辑控制从0到1连载0-SPI接口

ADI官方提供的Demo主要基于ZYNQ的软件控制方式，这种控制方法的优点是将所有功能配置都封装为API函数，使用者不需要了解太多AD9361的具体细节，特别是其1024个寄存器的具体定义。
冰冻土卫二·2024-02-08 07:09

AD9361纯逻辑控制从0到1连载1-生成初始化脚本

而AD9361的寄存器很多，多达1024个，每个寄存器有8bit，每个bit或多个bit的组合，有不同的功能，使得初始化工作相当繁琐。
冰冻土卫二·2024-02-08 07:09

PCIe学习笔记（1）Hot-Plug机制

Hot-PlugInitHotAddFlowSurpriseRemoveFlowNPEMFlowHot-PlugInitPCIehot-plug是一种支持在不关机情况下从支持的插槽添加或删除设备的功能，PCIe架构定义了一些寄存器以支持原生热插拔
小破同学·2024-02-08 07:05

FPGA_简单工程_数码管静态显示

74HC595芯片：8位串行输入，并行输出的位移缓存器，其内部具有8位移位寄存器和一个存储器，具有三态输出的功能。二电路开发板：使用开发板上6位8段数码管，74HC595芯片。
哈呀_fpga·2024-02-08 07:05

【RT-DETR有效改进】计算训练好权重文件对应的FPS、推理每张图片的平均时间（科研必备）

欢迎大家订阅本专栏，一起学习RT-DETR一、本文介绍本文给大家带来的改进机制是利用我们训练好的权重文件计算FPS，同时打印每张图片所利用的平均时间，模型大小（以MB为单位），同时支持batch_size
Snu77·2024-02-08 07:00

FPGA -VGA显示

一、VGA简介VGA（VideoGraphicsArray）视频图形阵列是IBM于1987年提出的一个使用模拟信号的电脑显示标准。VGA接口即电脑采用VGA标准输出数据的专用接口。VGA接口共有15针，分成3排，每排5个孔，显卡上应用最为广泛的接口类型，绝大多数显卡都带有此种接口。它传输红、绿、蓝模拟信号以及同步信号(水平和垂直信号)。VGA显示原理：VGA通过引脚的模拟电压(0V-0.714V)
weixin_47300459·2024-02-08 06:32

ZYNQ——FPGA工程之VGA彩条显示

参考：https://blog.csdn.net/Taneeyo/article/details/115180568?spm=1001.2014.3001.5501https://www.bilibili.com/video/BV17U4y157gp?spm_id_from=333.999.0.0本文的工程下载链接：https://download.csdn.net/download/weixin
不缺席的阳光·2024-02-08 06:32

FPGA—VGA 显示器显示彩条（附代码）

目录1.理论2.实操2.1顶层设计2.1.1模块框图2.1.2代码编写2.1.3仿真验证2.2时钟生成模块2.3VGA时序控制模块2.3.1模块框图2.3.2波形图绘制2.3.3代码编写2.3.4仿真验证2.4图像数据生成模块2.4.1模块框图2.4.2波形图绘制2.4.3代码编写3.总结1.理论VGA简介图像显示设备在日常生活中随处可见，例如家庭电视机、计算机显示屏幕等，这些设备能够显示数据图像
咖啡0糖·2024-02-08 06:00

FPGA的VGA显示基础实验

文章目录VGA介绍基本定义管脚定义VGA显示原理VGA通信协议VGA时序解析VGA显示字符实验准备建造工程运行结果VGA显示彩色条纹工程结果展示VGA显示彩色图片准备工程ROMIP核PLLIP核调用Verilog文件内容结果展示总结参考资料VGA介绍基本定义VGA（VideoGraphicsArray）视频图形阵列是IBM于1987年提出的一个使用模拟信号的电脑显示标准。VGA接口即电脑采用VGA
小艺的小依·2024-02-08 06:29

FPGA学习记录：第28章 VGA显示器驱动设计与验证

硬件平台：CycloneIVEEP4CE10F17C8开发平台：QuartusII64-BitVersion13.0.1Build23206/12/2013SP1SJFullVersion开发板：野火征途pro实验项目：vga_colorbar实验模块：vga_ctrl学习心得：1.简单驱动设计的流程与方法2.各驱动模块之前的时序匹配。3.模块之间有闭环，牵一发而动全身，所以在分别设计各个模块时要
阿坤不咕·2024-02-08 06:59

STM32F1 - 点灯-寄存器模式

点灯实验概述：1>建立工程2>向寄存器写数据C语言指针应用3>宏定义-封装寄存器4>结构体-封装寄存器4.1>结构体类型定义4.2>结构体指针变量4.3>优化程序实验概述：用配置寄存器的方式，开关一个LED
零号-轩工·2024-02-08 06:29

FPGA_ip_Rom

一理论Rom存储类ip核，Rom是只读存储器的简称，是一种只能读出事先存储数据的固态半导体存储器。特性：一旦储存资料，就无法再将之改变或者删除，且资料不会因为电源关闭而消失。单端口Rom:双端口rom:二Romip核配置先进行初始化操作，.hex或者.mif格式。之后再调用，仿真。
哈呀_fpga·2024-02-08 06:28

FPGA_工程_按键控制的基于Rom数码管显示

一信号框图：其中key_filterseg_595_dynamic均为已有模块，直接例化即可使用，rom_8*256模块，调用romip实现。Rom_ctrl模块需要重新编写。波形图：二代码modulekey_fliter#(parameterCNT_MAX=24'd9_999_999(inputwiresys_clk,inputwiresys_rst_n,inputwirekey1,inputw
哈呀_fpga·2024-02-08 06:28

FPGA_vga显示

一VGA1.1VGAVGA是视频图像阵列，是一种使用模拟信号进行视频传输的标准协议。1.2VGA接引脚定义VGA分公母两种，RGB显示标准。1.3VGA显示器VGA显示器采用图像扫描的方式进行图像显示，将构成图像的像素点，在行同步信号与场同步信号的同步下，按照从上到下，从左到右的顺序扫描到显示屏上。二VGA时序标准三VGA显示模式
哈呀_fpga·2024-02-08 06:28

FPGA_时序逻辑_寄存器

一理论寄存器由D触发器构成，受时钟脉冲控制，具有存储功能。寄存器结构与工作原理：仅在时钟上升或者下降沿，输出信号key_in为led_out，否则输出信号为原值。sys_rst_n具有复位清零功能。
哈呀_fpga·2024-02-08 06:57

FPGA_计数与点灯_计数器

二电路开发板：使用fpga开发板上led灯。计数控制led灯在1秒内亮灭，如此反复。原理图：led灯低电平控制下处于点亮状态。
哈呀_fpga·2024-02-08 06:57

FPGA_计数与点灯_奇分频

一理论分频器，分为偶数分频，奇数分频，和计数器非常类似。分频器就是把输入信号频率变成倍数低于输入频率的输出信号。二电路开发板：输出信号输出至开发板拓展io口，使用示波器显示波形，检测信号频率。三信号框图：波形图：四代码moduledivider_six(inputwiresys_clk,inputwiresys_rst_n,outputwireclk_out);reg[2:0]cnt;//定义中间
哈呀_fpga·2024-02-08 06:57

FPGA_简单工程_流水灯

二开发板：使用fpga开发板上led灯。在一定的时间间隔内依次亮起。原理图：led灯低电平控制下处于点亮状态。
哈呀_fpga·2024-02-08 06:57

FPGA_组合逻辑_全加器（层次化设计思想）

功能模块1功能模块1功能模块1二电路开发板：使用fpga开发板上key按键与led灯。使用2个按键表示2个输入数据位，1个按键表示进位信号，2个led分别表述
哈呀_fpga·2024-02-08 06:27
上一页 17 18 19 20 21 22 23 24 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他