E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
FPGA;
【
FPGA
教程1】Verilog基础语法
Verilog基础语法1.常用关键字/保留字模块moduleendmodule输入输出信号inputoutputinout变量wirereg参数parameterlocalparam常数赋值alwaysassign运算符归约运算符、按位运算符逻辑运算符关系运算符移位运算符位拼接运算符条件运算符优先级分支控制语句if-elsecase系统函数1.常用关键字/保留字.main文件速览moduleexa
庚_
·
2023-11-05 03:29
fpga开发
5，ADC的SPI实战篇——ADS528X_SPI配置
注：学习、交流就在博主的个人weixin公众号“
FPGA
动力联盟”留言或直接+博主weixin“
fpga
_start”私信~前几篇咱们分别以ADI公司和TI公司的高速ADC为实例(AD9429、AD9639
fpga_start
·
2023-11-04 23:34
FPGA配置ADC
fpga
adc
ads5281
ads5282
3线SPI
3，ADC的SPI实战篇——AD9249三线SPI配置
注：学习、交流就在博主的个人weixin公众号“
FPGA
动力联盟”留言或直接+博主weixin“
fpga
_start”私信~本篇博主继续以ADI公司的多通道高速ADC—AD9249为实例，向大家演示
FPGA
fpga_start
·
2023-11-04 23:33
FPGA配置ADC
fpga
adc
ad9249
3线SPI
4，ADC的SPI实战篇——ADS52j90四线SPI配置
注：学习、交流就在博主的个人weixin公众号“
FPGA
动力联盟”留言或直接+博主weixin“
fpga
_start”私信~前几篇博主介绍了ADI公司的ADC和
FPGA
的三线、四线SPI配置方法，本篇博主将以
fpga_start
·
2023-11-04 23:33
FPGA配置ADC
fpga
adc
ads52j90
4线SPI
2，ADC的SPI实战篇——AD9639三线SPI配置
注：学习、交流就在博主的个人weixin公众号“
FPGA
动力联盟”留言或直接+博主weixin“
fpga
_start”私信~本篇咱们继续以ADI公司的多通道高速ADC—AD9639为实例，向大家演示
FPGA
fpga_start
·
2023-11-04 23:33
FPGA配置ADC
fpga
adc
ad9639
3线SPI
1，ADC的SPI实战篇——AD9639四线SPI配置
注：学习、交流就在博主的个人weixin公众号“
FPGA
动力联盟”留言或直接+博主weixin“
fpga
_start”私信~前端时间博主写过几篇关于
FPGA
通过SPI接口配置ADC的文章，收到了很多朋友的意见和建议
fpga_start
·
2023-11-04 23:02
FPGA配置ADC
fpga
adc
ad9639
4线SPI
紫光同创
FPGA
编写的8画面分割器演示
适用于板卡型号：紫光同创PGL50H开发平台（盘古50K开发板）图(1)盘古50K开发板TOP层逻辑框图(2)TOP层逻辑框video_copy_ux将输入的一路RGB888信号复制成8份，每份画面内容相同，各路颜色有些差异：第一路：原始视频第二路：偏红视频+R第三路：偏绿视频+G第四路：偏蓝视频+B第五路：视频偏黄R+G第六路：视频偏紫R+B第七路：视频偏青G+B第八路：偏亮u_DDR3_50H
小眼睛FPGA
·
2023-11-04 21:49
fpga开发
双路Camera Link Base/ HPC 接口 单宽FMC 子卡模块
概要QT7420是一款双路CameraLinkBase/HPC接口的单宽FMC子卡模块，它提供工业标准的摄像机链路接口，为用户提供了利用
FPGA
解决大运算量处理的能力。
潘通
·
2023-11-04 20:25
fpga开发
信号处理
信息与通信
图像处理
加速计算卡设计方案：389-基于KU5P的双路100G光纤网络加速计算卡
基于KU5P的双路100G光纤网络加速计算卡一、板卡概述基于XilinxUltraScale+16nmKU5P芯片方案基础上研发的一款双口100G
FPGA
光纤以太网PCI-Expressv3.0x8智能加速计算卡
hexiaoyan827
·
2023-11-04 20:53
stm32
嵌入式硬件
加速计算卡
KU5P芯片
智能加速计算卡
软件无线电处理平台解决方案：330-基于FMC接口的Kintex-7 XC7K325T PCIeX4 3U PXIe接口卡
基于FMC接口的Kintex-7XC7K325TPCIeX43UPXIe接口卡一、板卡概述本板卡基于Xilinx公司的
FPGA
XC7K325T-2FFG900芯片，pin_to_pin兼容
FPGA
XC7K410T
hexiaoyan827
·
2023-11-04 20:53
fpga开发
软件无线电处理平台
图形图像硬件加速器
Net
FPGA
3U
PXIe接口卡
高速数据处理平台学习资料第3篇：基于双TMS320C6678+双XC6VSX315T的6U VPX高速数据处理平台
一、板卡概述板卡由我公司自主研发，基于VPX架构，主体芯片为两片TIDSPTMS320C6678,两片Virtex-6XC6VSX315T-ff1156
FPGA
，1个RapidIOSwitch。
hexiaoyan827
·
2023-11-04 20:23
2021
高速数据处理平台
基带信号处理
无线仿真平台
高速图像采集
高速数据处理
光纤加速卡设计方案：410-基于XCVU9P+ C6678的100G光纤的加速卡
基于XCVU9P+C6678的100G光纤的加速卡一、板卡概述二、技术指标•板卡为自定义结构，板卡大小332mmx260mm;•
FPGA
采用XilinxVirtexUltralSCALE+系列芯片XCVU9P
hexiaoyan827
·
2023-11-04 20:23
fpga开发
光纤的加速卡
高速数据采集
无线通信
XCVU9P板卡
6U CPCI平台学习资料第116篇：基于5VLX110T
FPGA
FMC接口功能验证6U CPCI平台
基于5VLX110T
FPGA
FMC接口功能验证6UCPCI平台一、板卡概述本板卡是Xilinx公司芯片V5系列芯片设计信号处理板卡。
hexiaoyan827
·
2023-11-04 20:22
2020
6U
CPCI平台
数据采集和存储
数据显示和回放
图像数据处理和采集
接口功能验证
K7 XC7K325T板卡学习资料： KC705E 增强版 基于FMC接口的 Kintex-7 XC7K325T PCIeX8 接口卡136
KC705E增强版基于FMC接口的Kintex-7XC7K325TPCIeX8接口卡一、板卡概述本板卡基于Xilinx公司的
FPGA
XC7K325T-2FFG900芯片，pin_to_pin兼容
FPGA
XC7K410T
hexiaoyan827
·
2023-11-04 20:22
2020
Kintex-7
XC7K325T
Kintex-7
板卡
XC7K325T板卡
KC705E板卡
C6678信号处理板资料保存：基于Xilinx Virtex-6 XC6VLX240T 和TI DSP TMS320C6678的信号处理板204
6XC6VLX240T和TIDSPTMS320C6678的信号处理板1、板卡概述板卡由我公司自主研发，基于VPX架构，主体芯片为两片TIDSPTMS320C6678,两片Virtex-6XC6VLX240T-ff1156
FPGA
hexiaoyan827
·
2023-11-04 20:22
2020
C6678信号处理板
XC6VLX240T板卡
DSP
TMS320C6678
软件无线电通用处理卡
C6748子卡模块
C6678板卡学习资料：基于双TMS320C6678+双XC6VSX315T的6U VPX高速数据处理平台3
XC6VSX315T的6UVPX高速数据处理平台一、板卡概述板卡由我公司自主研发，基于VPX架构，主体芯片为两片TIDSPTMS320C6678,两片Virtex-6XC6VSX315T-ff1156
FPGA
hexiaoyan827
·
2023-11-04 20:52
2020
C6678
C6678软件无线电
C6678基带信号处理
C6678无线仿真平台
c6678图像采集
202- K7 +C6678学习资料：基于TI DSP TMS320C6678、Xilinx K7
FPGA
XC7K325T的高速数据处理核心板
基于TIDSPTMS320C6678、XilinxK7
FPGA
XC7K325T的高速数据处理核心板一、板卡概述该DSP+
FPGA
高速信号采集处理板由我公司自主研发，包含一片TIDSPTMS320C6678
hexiaoyan827
·
2023-11-04 20:51
2020
TMS320C6678板卡
TMS320C6678
C6678板卡
C6678
高速图像采集卡
基于C6657+ZYNQ7045的DSP+ARM+
FPGA
主控板设计方案
评估板简介2典型应用领域3软硬件参数4开发资料5电气特性6机械尺寸7技术服务8增值服务1评估板简介基于TIKeyStoneC66x多核定点/浮点DSPTMS320C665x+XilinxZYNQ7045
FPGA
深圳信迈科技DSP+ARM+FPGA
·
2023-11-04 20:21
ZYNQ
fpga开发
C6657
ZYNQ7045
202-基于TI DSP TMS320C6678、Xilinx K7
FPGA
XC7K325T的高速数据处理核心板
基于TIDSPTMS320C6678、XilinxK7
FPGA
XC7K325T的高速数据处理核心板一、板卡概述该DSP+
FPGA
高速信号采集处理板由我公司自主研发，包含一片TIDSPTMS320C6678
a7257825
·
2023-11-04 20:21
人工智能
C6678板卡学习资料：202-基于TI DSP TMS320C6678、Xilinx K7
FPGA
XC7K325T的高速数据处理核心板
一、板卡概述该DSP+
FPGA
高速信号采集处理板由我公司自主研发，包含一片TIDSPTMS320C6678和一片Xilinx
FPGA
K7XC72K325T-1ffg900。
hexiaoyan827
·
2023-11-04 20:21
2019
C6678板卡
TMS320C6678板卡
XC7K325T板卡
图像子卡模块
高速数据处理核心板
FMC子卡解决方案：FMC214-基于FMC兼容1.8V IO的Full Camera Link 输出子卡
FullCameraLink输出子卡一、板卡概述基于FMC兼容1.8VIO的FullCameraLink输出子卡支持Base、Middle、FullCameralink信号输出，兼容1.8V、2.5V、3.3VIO
FPGA
hexiaoyan827
·
2023-11-04 20:20
fpga开发
Camera
Link
子卡
工业图像输出
图像模拟源
FMC子卡
试用提高人脸清晰度的开元项目G
FPGA
N
官方给的依赖不全，一个全新的python环境无法正常安装，会报错，根据报错提示，一个一个补吧，比如有下列需要补全numpycpython...官方教程环境依赖安装相关依赖#Installbasicsr-https://github.com/xinntao/BasicSR#WeuseBasicSRforbothtrainingandinferencepipinstallbasicsr#Install
sexy_cyber
·
2023-11-04 19:12
FPGA
万花筒之(十六):基于
FPGA
的卷积神经网络实现之卷积模块
姓名：张俸玺学号：20012100022学院：竹园三号书院转自https://blog.csdn.net/qq_38798425/article/details/107084504【嵌牛导读】
FPGA
，
张俸玺20012100022
·
2023-11-04 16:26
vivado如何评估_在Vivado下进行功耗估计和优化
作者：高亚军资源、速度和功耗是
FPGA
设计中的三大关键因素。随着工艺水平的发展和系统性能的提升，低功耗成为一些产品的目标之一。功耗也随之受到越来越多的系统工程师和
FPGA
工程师的关注。
weixin_39785723
·
2023-11-04 12:57
vivado如何评估
vivado如何评估_基于
FPGA
的Vivado功耗估计和优化
基于
FPGA
的Vivado功耗估计和优化资源、速度和功耗是
FPGA
设计中的三大关键因素。随着工艺水平的发展和系统性能的提升，低功耗成为一些产品的目标之一。
weixin_39656513
·
2023-11-04 12:56
vivado如何评估
Vivado生成bit文件布局失败解决
1.1Vivado生成bit文件布局失败解决1.1.1本节目录1）本节目录；2）本节引言；3）
FPGA
简介；4）Vivado生成bit文件布局失败解决；5）结束语。
宁静致远dream
·
2023-11-04 12:21
FPGA水滴穿石
Vivado逻辑分析仪使用教程
Vivado逻辑分析仪使用教程作者：李西锐校对：陆辉传统的逻辑分析仪在使用时，我们需要将所要观察的信号连接到
FPGA
的IO管脚上，然后观察信号。当信号比较多时，我们操作起来会比较繁琐。
jk_101
·
2023-11-04 12:50
FPGA
fpga开发
vivado生成bit流错误---[DRC UCIO-1]
拿着开发板的例程，只修改了
FPGA
芯片，
FPGA
芯片是同一系列的。
cckkppll
·
2023-11-04 12:48
fpga开发
【
FPGA
教程案例74】基础操作4——基于Vivado的
FPGA
布局布线分析
FPGA
教程目录MATLAB教程目录-----------------------------------------------------------------------------------
fpga和matlab
·
2023-11-04 12:48
★教程2:fpga入门100例
fpga开发
FPGA教程
布局布线
增量编译
锁定增量编译
【小技巧】如何利用vivado对系统进行功耗分析
欢迎订阅《
FPGA
/MATLAB/SIMULINK系列教程》Simulink教程目录目录1.1功耗分析概述1.准备硬件平台和软件环境3.生成比特流文件4.进行功耗分析5.结果分析和优化1.2功耗分析具体操作
fpga和matlab
·
2023-11-04 12:48
FPGA技巧整理专栏
fpga开发
vivado
功耗分析
FPGA
学习-时序分析vivado篇
时序分析的基本步骤：一个合理的时序约束可以分为以下步骤：时序约束整体的思路与之前我说的方法基本一致。整体的思路如下：先是约束时钟，让软件先解决内部时序问题；（在这一步骤中可以适当加入时序例外，以便时序通过）然后再加入IO的延迟约束；最后针对没有过的时序，添加时序例外。在《vivado使用误区与进阶》中，提到了一种叫UltraFAST的设计方法。针对下图中所说的根据迭代结果添加必要的例外约束（步骤1
Hack电子
·
2023-11-04 12:15
java
python
算法
编程语言
机器学习
FPGA
实现HDMI转LVDS视频输出，纯verilog代码驱动，提供4套工程源码和技术支持
目录1、前言免责声明2、目前我这里已有的图像处理方案3、本LVDS方案的特点4、详细设计方案设计原理框图视频源选择静态彩条IT6802解码芯片配置及采集ADV7611解码芯片配置及采集silicon9011解码芯片配置及采集纯verilog的HDMI解码模块奇偶场分离并串转换LVDS驱动5、vivado工程1：IT6802版本6、vivado工程2：ADV7611版本7、vivado工程3：sil
9527华安
·
2023-11-04 06:32
菜鸟FPGA图像处理专题
fpga开发
音视频
HDMI
LVDS
verilog
Zynq UltraScale+ XCZU7EV 纯VHDL解码 IMX214 MIPI 视频，2路视频拼接输出，提供vivado工程源码和技术支持
详细设计方案设计原理框图IMX214摄像头及其配置D-PHY模块CSI-2-RX模块Bayer转RGB模块伽马矫正模块VDMA图像缓存VideoScaler图像缓存DP输出5、vivado工程详解PL端
FPGA
9527华安
·
2023-11-04 06:02
FPGA解码MIPI视频专题
菜鸟FPGA图像处理专题
fpga
Zynq
UltraScale+
XCZU7EV
VHDL
IMX214
MIPI
FPGA
实现LVDS视频输出，纯verilog代码驱动，提供2套工程源码和技术支持
方案的特点4、详细设计方案设计原理框图彩条视频奇偶场分离并串转换LVDS驱动5、vivado工程1：单路8bitLVDS6、vivado工程2：双路8bitLVDS7、工程移植说明vivado版本不一致处理
FPGA
9527华安
·
2023-11-04 06:02
菜鸟FPGA图像处理专题
fpga开发
LVDS
verilog
FPGA
实现SDI视频解码PCIE传输 提供工程源码和QT上位机源码加技术支持
Gv8601a单端转差GTX解串SDI解码VGA时序恢复YUV转RGB图像缓存PCIE发送通路SDI同步输出通路5、vivado工程详解6、驱动安装7、QT上位机软件8、工程移植说明vivado版本不一致处理
FPGA
9527华安
·
2023-11-04 06:01
菜鸟FPGA
PCIE通信专题
FPGA编解码SDI视频专题
菜鸟FPGA图像处理专题
fpga开发
qt
sdi
pcie
xdma
FPGA
实现SDI硬件解码UDP网络传输，送工程源码和QT上位机显示程序
目录1.SDI视频格式简介2.SDI常用的
FPGA
编解码方案3.SDI接入
FPGA
板级硬件电路详解4.设计框架5.UDP网络传输vivado工程6.上板调试验证7、福利：工程代码的获取1.SDI视频格式简介
9527华安
·
2023-11-04 06:31
菜鸟FPGA以太网专题
FPGA编解码SDI视频专题
fpga开发
udp
网络通信
sdi
GTX
FPGA
高端项目：图像采集+GTP+UDP架构，高速接口以太网视频传输，提供2套工程源码加QT上位机源码和技术支持
目录1、前言免责声明本项目特点2、相关方案推荐我这里已有的GT高速接口解决方案我这里已有的以太网方案3、设计思路框架设计框图视频源选择OV5640摄像头配置及采集动态彩条视频数据组包GTP全网最细解读GTP基本结构GTP发送和接收处理流程GTP的参考时钟GTP发送接口GTP接收接口GTPIP核调用和使用数据对齐视频数据解包图像缓存UDP数据组包UDP协议栈UDP协议栈数据发送IP地址、端口号的修改
9527华安
·
2023-11-04 06:30
菜鸟FPGA以太网专题
FPGA
GT
高速接口
菜鸟FPGA图像处理专题
fpga开发
udp
架构
GTP
高速接口
视频传输
QT
基于
FPGA
的图像RGB转CMYK实现,包含testbench和MATLAB辅助验证程序
目录1.算法运行效果图预览2.算法运行软件版本3.部分核心程序4.算法理论概述4.1、RGB转CMYK的原理4.2、基于
FPGA
的实现方法5.算法完整程序工程1.算法运行效果图预览将仿真结果导入到matlab
简简单单做算法
·
2023-11-04 03:00
Verilog算法开发
#
图像算法
fpga开发
matlab
RGB转CMYK
FPGA
驱动LCD1602（IIC） Verilog代码（四）------ 顶层模块
一、概述顶层模块就是例化lcd初始化模块和写命令/数据模块，然后把两个模块连接起来就完成了先贴一下最后实现的效果图顶层模块代码如下二、Verilog代码modulelcd_drive(inputclk,//时钟信号50minputrst_n,//按键复位outputscl,//iicsclinoutsda//iicsda);wireclk_1m;//1m的时钟信号wiredone_write;//
努力向前的小徐
·
2023-11-03 18:08
FPGA学习
fpga开发
verilog
FPGA
顶层模块设计
`include"param.v"moduleov5640_sdram_vga(inputclk,inputrst_n,//ov5640portinputcmos_vsync,inputcmos_href,input[7:0]cmos_din,inputcmos_pclk,outputcmos_xclk,outputcmos_pwdn,outputcmos_reset,outputcmos_sio
joker-fpga
·
2023-11-03 18:37
fpga开发
顶层设计模块
顶层模块就是最终直接提交给编译器进行处理并在
FPGA
芯片上直接实现的。
叶慧琳
·
2023-11-03 18:06
fpga
python verilog顶层连线_
FPGA
中顶层模块与各子模块之间的连接线类型
顶层模块：mix_modulemodulemix_module(CLK,RSTn,Flash_LED,Run_LED);inputCLK;inputRSTn;outputFlash_LED;output[2:0]Run_LED;/**********************************///wireFlash_LED;//regFlash_LED;flash_moduleU1(.CLK
weixin_39736934
·
2023-11-03 18:05
python
verilog顶层连线
USRP_B210之
FPGA
分析2：顶层以及各个模块的互联
上一篇看了顶层图，这里我们要看一下顶层有几个模块以及怎么样的连接关系以及各自功能。首先看层次图：这里我们也截图一下b200_core这个模块：这里又一个关键的radio模块：这里面看到隐藏着两个模块，数字上变频DUC模块和数字下变频DDC模块。这两个能实现8MHZ的数字变频，当然消耗资源也是巨大的。
mcupro
·
2023-11-03 18:31
USRP
fpga开发
FPGA
Verilog基本语法及模块说明
文章目录1.
FPGA
Verilog基本语法及其说明（附）assign/always语法格式2.模块（module）2.1模块简介2.2模块结构2.3模块解析2.3.1端口定义2.3.2参数定义2.3.3
Zz小叔
·
2023-11-03 18:01
fpga开发
FPGA
小白养成记-RAM实验
RAM即随机存取储存器，它可以随时把数据写入任一指定地址的存储单元，也可以随时从任一指定地址中读出数据，频率决定了它的读写速度。存放程序以及程序执行过程中产生的中间数据，运算结果等是RAM的主要用途。今天的实验就是用VIVADO来做RAM实验。1.实现思路我们打算分两个模块来写，一个是顶层模块，一个是负责读写的模块。设置IP核的步骤就不说了。那么首先我们思考一下如何来写RAM的读写模块。首先读数据
奥利佛佛佛佛
·
2023-11-03 18:00
verilog
fpga
（10）
FPGA
顶层通用模块（学无止境）
2通用顶层
FPGA
通用顶层模块有：1）时钟模块时钟模块主要是PLLIP核。2)调试模块调试模块主要是调试IP核和调试子模块（自己编写的调试模块）。3)用户子模块1。。。3)用户子模块N用户子模块主要
宁静致远dream
·
2023-11-03 18:30
FPGA学无止境
#()的用法【
FPGA
】
用法2种：1预处理参数。2时间延时。在Verilog中，#()是一个参数化的模块声明，用于定义模块的参数。这些参数可以在模块实例化时被传递，以便在模块内部使用。#()中的参数可以是数字、字符串或其他参数化模块。具体说明如下：1.#()中的参数可以是数字、字符串或其他参数化模块。2.参数可以在模块实例化时被传递，以便在模块内部使用。3.#()中的参数可以有默认值，如果没有传递参数，则使用默认值。4.
cfqq1989
·
2023-11-03 18:26
FPGA
fpga开发
FPGA
基于Vivado开发，设计顶层文件Top.v
一通废话首先得承认，我并不是主动拥抱顶层文件这套思路的，原因很简单，能用就行干嘛费劲搞那么多东西。起初知识点亮一个LED灯，整一个半加器的简单模拟，也确实根本用不上。后边工程有一定的负责度，例如设计数字时钟，LCD1602驱动设计等等，这个时候我就发现了层次化设计的一个便捷之处，在于他们方便复用，只需要定义好一个功能Module，可以在仿真–下板之间无缝衔接，增加了自己开发的效率，减少不必要的注释
大宝天天见D
·
2023-11-03 18:25
#
FPGA开发
嵌入式硬件开发
fpga开发
FPGA
实现ICA算法第四弹：顶层模块的设计
FPGA
开发可以采用由底层到顶层的设计方式，先设计一个个底层模块，最后使用顶层模块将各个底层模块连接起来，并搭建系统对外接口，这样设计比较简单，开发速度也比较块。
Super_goudan
·
2023-11-03 18:54
fpga/cpld
算法
顶层模块【
FPGA
】
1顶层模块：不能像C语言的h文件那样，把io的定义放在其他文件。在Verilog中，顶层模块是整个设计的最高层次，它包含了所有其他模块和子模块。顶层模块定义了整个设计的输入和输出端口，以及各个子模块之间的连接方式。IO的定义通常是放在顶层模块内部，用来定义整个设计的输入和输出端口。在顶层模块中，我们可以使用模块IO来声明下方的空间来定义模块的功能，通常使用RTL（RegisterTransferL
cfqq1989
·
2023-11-03 18:18
FPGA
fpga开发
上一页
30
31
32
33
34
35
36
37
下一页
按字母分类：
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他