E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
FPGA;
FPGA
—串口RS232（附实现代码）
目录1.理论1.1串口简介1.2RS232信号线1.3RS232通信协议简介2.实操2.1硬件资源2.2顶层模块2.2.1模块说明2.2.2RTL代码2.2.3仿真验证2.3串口数据接收模块2.3.1模块说明2.3.2波形设计2.3.3RTL代码2.3.4仿真验证2.4串口数据发送模块2.4.1模块说明2.4.2波形设计编辑2.4.3RTL代码2.4.4仿真部分2.5上板测试3.总结1.理论通用异
咖啡0糖
·
2023-11-10 13:30
FPGA_Xilinx
Spartan6野火实验
fpga开发
m基于
FPGA
的数据串并并串转换系统verilog实现,包含testbench,可以配置并行数量
目录1.算法仿真效果2.算法涉及理论知识概要3.Verilog核心程序4.完整算法代码文件1.算法仿真效果本系统进行了两个平台的开发，分别是：Vivado2019.2Quartusii18.0+ModelSim-Altera6.6dStarterEdition其中Vivado2019.2仿真结果如下：分别进行2路，4路，8路，16路并行串行转换Quartusii18.0+ModelSim-Alte
我爱C编程
·
2023-11-10 13:29
FPGA通信和信号处理
fpga开发
串并/并串转换
原语：串并转换器
OSERDESE2允许DDR功能参考：
FPGA
原语学习与整理第二弹，OSERDESE2串并转换器-知乎(zhihu.com)正点原子。
NoNoUnknow
·
2023-11-10 13:57
FPGA学习
IP核笔记
fpga开发
基于
FPGA
的PCIe-Aurora 8/10音频数据协议转换系统设计阅读笔记
Pcie相关笔记：1、Pcie采用端到端的传输方式，比如从PC—
FPGA
。其拓扑结构如下：其中Switch相当于有互联选择作用，
Fighting_FPGA
·
2023-11-10 13:27
循序渐进
fpga开发
笔记
FPGA
设计过程中有关数据之间的并串转化
1.原理并串转化是指的是完成串行传输和并行传输两种传输方式之间的转换的技术，通过移位寄存器可以实现串并转换。串转并，将数据移位保存在寄存器中，再将寄存器的数值同时输出；并转串，将数据先进行移位，再讲寄存器中的最高位或者最低位的数据串行输出。关键点：（1）串并转换的关键是在于触发器链，通过依次移位，输出最终结果。（2）串并转换的思想是在设计中平衡面积和速度的要求，并行速度快，串行面积小。（3）串并转
暴龙战士~
·
2023-11-10 13:55
fpga算法设计
fpga开发
算法
vivado时序分析-2时序分析关键概念
例如，以AMD
FPGA
为目标的设计必须通过以下4项分析：•慢速角(SlowCorner)中的最大延迟分析•
cckkppll
·
2023-11-10 13:24
fpga开发
通过
FPGA
实现RGB转HSV的图像处理功能
1.问题描述：2.部分程序：//Hcal_Hcal_H_u(.i_clk(~i_TxClk),.i_rst(i_rst),.i_LVAL(w_LVAL),.i_Vmax(w_Vmax),.i_Vmin(w_Vmin),.i_PA_R(w_PA_R),.i_PB_G(w_PB_G),.i_PC_B(w_PC_B),.o_H(o_H),.o_test1(),.o_test2(),.o_test3(w_
fpga和matlab
·
2023-11-10 07:37
FPGA
板块2:图像-特征提取处理
RGB转HSV
verilog
【紫光同创国产
FPGA
教程】——【PGL22G第五章】序列检测器实验例程
需授权并注明出处适用于板卡型号：紫光同创PGL22G开发平台（盘古22K）一：盘古22K开发板（紫光同创PGL22G开发平台）简介盘古22K开发板是基于紫光同创Logos系列PGL22G芯片设计的一款
FPGA
小眼睛FPGA
·
2023-11-10 07:04
FPFA
fpga开发
fpga开发
【紫光同创国产
FPGA
教程】——PDS安装教程
本原创教程由深圳市小眼睛科技有限公司创作，版权归本公司所有，如需转载，需授权并注明出处一：软件简介PangoDesignSuite是紫光同创基于多年
FPGA
开发软件技术攻关与工程实践经验而研发的一款拥有国产自主知识产权的大规模
小眼睛FPGA
·
2023-11-10 07:04
fpga开发
FPFA
fpga开发
【紫光同创国产
FPGA
教程】【PGL50H第四章】串口收发实验例程
核心板由
FPGA
+2颗DDR3+Flash+电源及复位构成，承担
FPGA
的
小眼睛FPGA
·
2023-11-10 07:34
fpga开发
【紫光同创国产
FPGA
教程】【PGL50H第五章】HDMI 实验例程
核心板由
FPGA
+2颗DDR3+Flash+电源及复位构成，承担
FPGA
的
小眼睛FPGA
·
2023-11-10 07:34
fpga开发
【紫光同创国产
FPGA
教程】——【PGL22G第二章】键控流水灯实验例程
需授权并注明出处适用于板卡型号：紫光同创PGL22G开发平台（盘古22K）一：盘古22K开发板（紫光同创PGL22G开发平台）简介盘古22K开发板是基于紫光同创Logos系列PGL22G芯片设计的一款
FPGA
小眼睛FPGA
·
2023-11-10 07:34
FPFA
fpga开发
fpga
【紫光同创国产
FPGA
教程】——【PGL22G第四章】数字时钟实验例程
需授权并注明出处适用于板卡型号：紫光同创PGL22G开发平台（盘古22K）一：盘古22K开发板（紫光同创PGL22G开发平台）简介盘古22K开发板是基于紫光同创Logos系列PGL22G芯片设计的一款
FPGA
小眼睛FPGA
·
2023-11-10 07:34
FPFA
fpga开发
fpga开发
【紫光同创国产
FPGA
教程】【PGL50H第三章】I2C 读写实验例程
核心板由
FPGA
+2颗DDR3+Flash+电源及复位构成，承担
FPGA
的
小眼睛FPGA
·
2023-11-10 07:04
fpga开发
【紫光同创国产
FPGA
教程】【PGL50H第一章】LED 流水灯实验例程
核心板由
FPGA
+2颗DDR3+Flash+电源及复位构成，承担
FPGA
的
小眼睛FPGA
·
2023-11-10 07:03
fpga开发
基于
FPGA
的图像RGB转HSV实现,包含testbench和MATLAB辅助验证程序
目录1.算法运行效果图预览2.算法运行软件版本3.部分核心程序4.算法理论概述4.1.RGB与HSV色彩空间4.2.RGB到HSV转换原理5.算法完整程序工程1.算法运行效果图预览将
FPGA
的仿真结果导入到
简简单单做算法
·
2023-11-10 07:01
Verilog算法开发
#
图像算法
matlab
RGB转HSV
fpga开发
【紫光同创国产
FPGA
教程】——【PGL22G第九章】HDMI环路实验例程
需授权并注明出处适用于板卡型号：紫光同创PGL22G开发平台（盘古22K）一：盘古22K开发板（紫光同创PGL22G开发平台）简介盘古22K开发板是基于紫光同创Logos系列PGL22G芯片设计的一款
FPGA
小眼睛FPGA
·
2023-11-10 07:31
fpga开发
FPFA
fpga开发
笔试|面试|
FPGA
知识点大全系列(4)
文章目录前言19.IC设计流程1)确定项目需求2)前端设计3)RTL实现4)功能验证5)逻辑综合+DFT6)形式验证7)静态时序分析8)后端设计20.对数字IC设计的理解总结往期精彩前言本文首发于微信公众号19.IC设计流程1)确定项目需求首先做一款芯片需要有市场，有了市场的需求我们就可以设计芯片的spec(规格说明)了。先由架构工程师设计架构，确定芯片的功能，然后用算法进行模拟仿真，最后得出一个
Dawn_yuan
·
2023-11-10 06:22
FPGA知识点大全系列
fpga开发
面试
职场和发展
Java基础总结
还是用
FPGA
？Java基础总结原创2015年05月24日19:11:56483020-->1.基本类型1.在程序设计中经常用到一系列类型（基本类型），它们需要特殊对待。
qq_39744911
·
2023-11-10 04:39
fpga
时序相关概念与理解
一、基本概念理解对于数字系统而言，建立时间（setuptime）和保持时间（holdtime）是数字电路时序的基础。数字电路系统的稳定性，基本取决于时序是否满足建立时间和保持时间。建立时间Tsu：触发器的时钟信号触发沿到来以前，数据要维持稳定不变的时间。如果D进入Tsu后仍然变化（如图1），就不满足建立时间，可能出现亚稳态。保持时间Th：触发器的时钟信号触发沿到来以后，数据要维持稳定不变的时间。如
little ur baby
·
2023-11-10 03:24
fpga开发
单片机
嵌入式硬件
AD9371+ZYNQ结构中JESD204B IP核的AXI_STREAM接口数据结构
以
fpga
端的rx为例：ZYNQjesd204b中rx的axi_stream接口的位宽n与配置的LANE数量L有关，n=32L，如下图所示（L为2）：去解析rx_tdate的数据时需要参考AD9371的
哈塞给，套离开套
·
2023-11-09 20:58
ZYNQ
fpga开发
在linux下使用am335x的DMA
[本文首发于cnblogs，作者：byeyear，Email：
[email protected]
]这几天在弄am3358的DMA，简化应用环境如下：am3358的FSMC接了一片
FPGA
；
FPGA
上接ADC；am3358
yebanguhe
·
2023-11-09 20:22
TCP/IP协议栈设计—TCP设计实现小结
TCP/IP协议栈设计—TCP设计实现小结设计目的：在
FPGA
上采用纯Verilog描述的方式，实现可定制裁剪的TCPIP硬件协议栈，并加入超时重传、滑动窗口等优化算法，最终希望实现传输速率能超过200MHz
时间看得见
·
2023-11-09 17:05
TCP/IP
FPGA
Verilog
FPGA
中实现PLL分频
可以通过创建原理图的方式来实现，具体流程可以参考我的另一篇文章（调用滤波器）。产生的原理图为：测试代码如下：`timescale1ns/1ps////Company://Engineer:////CreateDate:2021/08/1310:30:44//DesignName://ModuleName:tb_PLL//ProjectName://TargetDevices://ToolVersi
George_ray
·
2023-11-09 11:57
vivado
fpga
fpga
FPGA
的学习：5分频的实现
首先先把偶分频的系统框图和时序图画出来。此次采用降频的原理，了解了原理之后，开始代码的编写。`timescale1ns/1nsmoduledivider_five(inputwiresys_clk,//系统时钟50Mhzinputwiresys_rst_n,//全局复位outputregclk_flag//指示系统时钟5分频后的脉冲标志信号);reg[2:0]cnt;//用于计数的寄存器//cnt
石小舟
·
2023-11-09 11:26
FPGA
verilog
fpga
八分频
FPGA
设计
八分频
FPGA
Verilog设计顶层模块modulesiv(clk,pwm);inputclk;outputregpwm;reg[2:0]c;always@(posedgeclk)beginc<=c+1
Mr. Qu
·
2023-11-09 11:56
Verilog
FPGA
Verilog
八分频
FPGA
学习记录（1）＜使用
FPGA
实现5分频＞
目录一、电路中的亚稳态以及解决方式1、什么是建立时间与保持时间2、为什么需要建立时间与保持时间3、如何解决亚稳态以及方式亚稳态的传播二、系统最高时钟频率计算&流水线思想1、系统最高频率2、流水线思想三、Verilog语言实现一个频占比达50%的5分频1、n.v2、testbench.v3、仿真波形一、电路中的亚稳态以及解决方式1、什么是建立时间与保持时间建立时间：触发器在时钟上升沿到来之前，数据输
雨觞醉月
·
2023-11-09 11:54
FPGA学习手册
fpga
通用奇数分频
FPGA
设计
奇数分频
FPGA
设计--完整Verilog程序为CSDN资源的clk_div3模块部分核心程序：仿真结果：小结：上述程序思路。
时间看得见
·
2023-11-09 11:22
基于FPGA的基础程序设计
FPGA
Verilog
奇数分频
【
FPGA
学习】时钟分频
概况：用一个频率块的时钟产生一个频率小的时钟实验目的：掌握任意就分频的写法原理：一般来说开发板上面只有一个晶振，即只有一种时钟频率，但是我们有时候需要用到不同频率的时钟，若想要更慢的时钟，则可以将该固定的是何种进行分频，若想要更快的时钟，则可以在这个固定的时钟上进行倍频。无论是分频还是倍频，我们都有两种方法，一种你是使用pll核，另外一种是手动用veriloghdl描述。（适用于整数比的分频），只
jkgkj
·
2023-11-09 11:19
Spartan-6
fpga开发
学习
5分频【
FPGA
】
所以数据对齐晶振。从第一个晶振开始：5分频：2.5晶振高电平，2.5晶振低电平clk1是3+2clk2是2+3需要clk2下降沿【拉低】clk1上升沿【拉高】clk_out=clk1&clk2;推荐5分频：
cfqq1989
·
2023-11-09 11:12
FPGA
fpga开发
数字通信和
fpga
概述——杜勇版本学习笔记
1数字通信处理流程脉冲调制是每个数字通信系统中间必不可少的环节，通常是使用升余弦滚降滤波器来实现。超外差接收机原理是利用本地产生的振荡波与输入信号混频，将输入信号频率变换为某个预先确定的频率的方法。超外差原理最早是由E.H.阿姆斯特朗于1918年提出的。在射频部分，射频输入信号经预选、整流、放大，最后转换成10.7MHz第一中频。数字解调是数字通信系统中最核心的部分，主要涉及滤波器的设计，同步系统
暴龙战士~
·
2023-11-09 09:55
fpga算法设计
学习
笔记
FPGA
配置采集AR0135工业相机，提供2套工程源码和技术支持
目录1、前言免责声明2、AR0135工业相机简介3、我这里已有的
FPGA
图像处理解决方案4、设计思路框架AR0135配置和采集图像缓存视频输出5、vivado工程1–>Kintex7开发板工程6、vivado
9527华安
·
2023-11-09 09:25
菜鸟FPGA图像处理专题
fpga开发
AR0135
FPGA
高端项目：图像采集+GTX+UDP架构，高速接口以太网视频传输，提供2套工程源码加QT上位机源码和技术支持
目录1、前言免责声明本项目特点2、相关方案推荐我这里已有的GT高速接口解决方案我这里已有的以太网方案3、设计思路框架设计框图视频源选择OV5640摄像头配置及采集动态彩条视频数据组包GTX全网最细解读GTX基本结构GTX发送和接收处理流程GTX的参考时钟GTX发送接口GTX接收接口GTXIP核调用和使用数据对齐视频数据解包图像缓存UDP数据组包UDP协议栈UDP协议栈数据发送IP地址、端口号的修改
9527华安
·
2023-11-09 09:45
FPGA
GT
高速接口
菜鸟FPGA以太网专题
菜鸟FPGA图像处理专题
fpga开发
udp
架构
GTX
QT
高速接口
Verilog 学习第二节（设计一个以1s频率闪烁的LED灯）
设计一个以1s频率闪烁的LED灯（亮灭各500ms）思考步骤：
fpga
开发板上默认的时钟频率是50MHz，就是20ns闪烁一次，若要完成500ms闪烁一次的话就需要进行计数，500ms/20ns=25000000
Pluviophile_miao～
·
2023-11-09 09:56
FPGA学习
学习
fpga开发
混沌算法的研究
FPGA
教程目录MATLAB教程目录-----------------------------------------------------------------------混沌是决定论非线性系统中既普通存在又极其复杂的现象
fpga和matlab
·
2023-11-09 00:41
MATLAB
板块21:混沌
混沌
混沌吸引子
matlab矩形脉冲信号_通信数字信号处理基本知识
欢迎
FPGA
工程师加入官方微信技术群点击蓝字关注我们
FPGA
之家-中国最好最大的
FPGA
纯工程师社群1、符号能量问题请问各位大虾，像4QAM，16QAM，32QAM，64QAM调制每符号平均能量怎么求解
weixin_39943799
·
2023-11-08 20:52
matlab矩形脉冲信号
用基本信号画出如下的信号
研究生电类综合实验（A1）-NJUST
研究生电类综合实验（A1）-NJUST摘要一、实验器材1、
FPGA
2、DE2-115开发板2.1开发板资源2.2ControlPanel工具2.3DE2-115开发板3、A/D、D/A开发板二、实验内容
在梦里-119
·
2023-11-08 20:48
fpga
嵌入式硬件
几款国产
FPGA
系列器件参数汇总
1.高云半导体
FPGA
器件型号逻辑查找表RAM资源I/O资源pll触发器资源嵌入式内核易失性价格晨熙系列GW2A_1820736868Kbits3844155520GW2A_55547202626Kbits6086410400GW2AR
老王学FPGA
·
2023-11-08 20:34
fpga开发
verilog
嵌入式硬件
产品运营
图像处理
【紫光同创国产
FPGA
教程】【PGC1/2KG第七章】7.数字钟实验例程
版权归本公司所有，如需转载，需授权并注明出处适用于板卡型号：紫光同创PGC1/2KG开发平台（盘古1K/2K）一：盘古1K/2K开发板（紫光同创PGC2KG开发平台）简介盘古1/2K开发板是一套基于紫光
FPGA
小眼睛FPGA
·
2023-11-08 20:27
fpga开发
FPFA
fpga开发
【紫光同创国产
FPGA
教程】【PGC1/2KG第五章】序列检测器实验例程
版权归本公司所有，如需转载，需授权并注明出处适用于板卡型号：紫光同创PGC1/2KG开发平台（盘古1K/2K）一：盘古1K/2K开发板（紫光同创PGC2KG开发平台）简介盘古1/2K开发板是一套基于紫光
FPGA
小眼睛FPGA
·
2023-11-08 20:57
FPFA
fpga开发
fpga
紫光同创PGC1KG-LPG100 / PGC2KG-LPG100开发套件|盘古1K/2K开发套件
本原创文章由深圳市小眼睛科技有限公司创作，版权归本公司所有，如需转载，需授权并注明出处盘古1K/2K开发套件是基于紫光同创
FPGA
开发平台的开发套件，以紫光同创Compa系列PGC1KG-LPG100/
小眼睛FPGA
·
2023-11-08 20:57
FPFA
fpga开发
fpga开发
fpga
【紫光同创国产
FPGA
教程】【PGC1/2KG第三章】键控彩灯实验例程
版权归本公司所有，如需转载，需授权并注明出处适用于板卡型号：紫光同创PGC1/2KG开发平台（盘古1K/2K）一：盘古1K/2K开发板（紫光同创PGC2KG开发平台）简介盘古1/2K开发板是一套基于紫光
FPGA
小眼睛FPGA
·
2023-11-08 20:57
FPFA
fpga开发
fpga
【紫光同创国产
FPGA
教程】【PGC1/2KG第四章】数码管动态显示实验例程
版权归本公司所有，如需转载，需授权并注明出处适用于板卡型号：紫光同创PGC1/2KG开发平台（盘古1K/2K）一：盘古1K/2K开发板（紫光同创PGC2KG开发平台）简介盘古1/2K开发板是一套基于紫光
FPGA
小眼睛FPGA
·
2023-11-08 20:57
fpga开发
【紫光同创国产
FPGA
教程】【PGC1/2KG第二章】LED流水灯实验例程
版权归本公司所有，如需转载，需授权并注明出处适用于板卡型号：紫光同创PGC1/2KG开发平台（盘古1K/2K）一：盘古1K/2K开发板（紫光同创PGC2KG开发平台）简介盘古1/2K开发板是一套基于紫光
FPGA
小眼睛FPGA
·
2023-11-08 20:27
fpga开发
【紫光同创国产
FPGA
教程】【PGC1/2KG第一章】控制LED灯实验例程
版权归本公司所有，如需转载，需授权并注明出处适用于板卡型号：紫光同创PGC1/2KG开发平台（盘古1K/2K）一：盘古1K/2K开发板（紫光同创PGC2KG开发平台）简介盘古1/2K开发板是一套基于紫光
FPGA
小眼睛FPGA
·
2023-11-08 20:26
fpga开发
fpga
【紫光同创国产
FPGA
教程】【PGC1/2KG第六章】密码锁实验例程
版权归本公司所有，如需转载，需授权并注明出处适用于板卡型号：紫光同创PGC1/2KG开发平台（盘古1K/2K）一：盘古1K/2K开发板（紫光同创PGC2KG开发平台）简介盘古1/2K开发板是一套基于紫光
FPGA
小眼睛FPGA
·
2023-11-08 20:23
fpga开发
FPFA
fpga开发
Python - 面向现实世界的人脸复原 GFP-GAN 简介与使用
目录一.引言二.GFP-GAN简介1.GFP-GAN数据2.GFP-GAN架构3.GFP-GANInWave2Lip三.G
FPGA
N实践1.环境搭建2.模型下载3.代码测试4.测试效果四.总结一.引言近期
BIT_666
·
2023-11-08 10:09
深度学习
Python
wave2lip
gfp-gan
图像修复
视觉SLAM十四讲读书笔记（2）P10-P27
单元Q：什么是双目相机Q：什么是轮式编码器Q：什么是深度相机Q：什么是全景相机Q：什么是事件相机Q：什么是视差Q：什么是尺度Q：什么是尺度不确定性Q：什么是运动恢复Q：什么是基线Q：GPU加速是什么，
FPGA
嘉子的秃头日记
·
2023-11-08 07:34
视觉SLAM十四讲读书笔记
计算机视觉
图像处理
fpga
学习——移位寄存器
1.移位寄存器代码moduleex_shift(inputwirelvds_clk,inputwirerst,inputwirelvds_d,outputreg[7:0]lvds_o);reg[7:0]shift_reg;//用于存储串转并的数据reg[2:0]cnt;regs_flag_dy1,s_flag_dy2;regs_flag;//位拼接符：{7'b1010_000,3'b010}---
鱼没有脚.
·
2023-11-08 02:20
FPGA语法学习
fpga开发
学习
FPGA
的元素组件
注意：关于
FPGA
的元素这一块儿内容，稍有出入。
JiaYu嵌入式
·
2023-11-08 02:14
嵌入式底层
嵌入式学习
物联网
fpga开发
嵌入式硬件
学习
汇编
物联网
stm32
上一页
28
29
30
31
32
33
34
35
下一页
按字母分类：
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他