FPGA入门案例

【FPGA】Vivado 保姆级安装教程 | 从官网下载安装包开始到安装完毕 | 每步都有详细截图说明 | 支持无脑跟装

可跳转至Step5）Vivado介绍Step1：进入官网Step2：注册账号Step3：进入下载页面Step4：下载安装包Step5：安装Step6：等待软件安装完成安装完成Vivado介绍Vivado是FPGA
柠檬叶子C·2024-02-06 08:11

FPGA多功能数字时钟 基于Quartus实现设计与仿真 华南师范大学数电综设

专业：通信工程学号：__姓名：龚易乾___指导老师：电子与信息工程学院2023年2月有任何疑问可以联系邮箱：[email protected]项目仓库地址：https://github.com/CodeAlanqian/e-clockgithub仓库地址综合设计实验实验目的熟练掌握Quartus等EDA设计与仿真工具，掌握多路选择器、N进制计数器、显示译码电路、开关电路、按键等电路的设计和调试方法。加
CodeAlan·2024-02-06 08:41

[FPGA开发工具使用总结]VIVADO在线调试(1)-信号抓取工具的使用

约束文件2.4两种方法的优点与缺点3在线调试方法3.1器件扫描设置3.2触发条件设置3.3触发窗口设置3.4采样过程控制4常见问题4.1时钟域的选择4.2缺少LTX文件4.3ILA无时钟参考文档1简介在FPGA
蚂蚁cd·2024-02-06 08:41

FPGA编程入门：Quartus II 设计1位全加器

FPGA编程入门：QuartusII设计1位全加器一、半加器和1位全加器原理（一）半加器（二）1位全加器二、实验目的三、QuartusII设计半加器（一）新建工程（二）创建原理图（三）将设计项目设置成可调用的元件
一只特立独行的猪 ️·2024-02-06 07:06

【调试小诀窍】SD卡镜像启动过程中如何第一时间获取FPGA配置状态？以及如何定位FPGA配置失败原因？

如果用户参考Intel教程EmbeddedLinuxBeginnersGuide制作SD卡image，那么FPGA配置文件（.rbf）是在uboot阶段被加载。
Terasic友晶科技·2024-02-06 07:36

如何将SD卡众多文件打包成一个.img文件方便Windows的Windisk32工具一键烧写？

相信不少SOCFPGA用户在第一次设计SD卡image时都参考过Intel的经典教程EmbeddedLinuxBeginnerSGuide，教程里面演示制作SD卡image时，需要将SD卡手动分成3分区
Terasic友晶科技·2024-02-06 07:36

【FPGA开源项目分享】街机弹球机的模拟

今天继续康奈尔大学FPGA课程ECE5760的典型案例分享——街机弹球机的模拟。
Terasic友晶科技·2024-02-06 07:05

【友晶科技】基于FPGA的贪吃蛇游戏设计（八）——状态机设计

1.状态机理论知识Verilog语言可以依靠不同的always语句块实现硬件电路的并行执行，但在实际工程中，不仅需要并行执行电路，偶尔也会遇到需要串行执行的电路。这时候可以选择有限状态机FSM（FiniteStateMachine）来实现。状态机由状态寄存器和组合逻辑电路构成，能够根据控制信号按照预先设定的状态进行状态转移，是协调相关信号动作、完成特定操作的控制中心。有限状态机主要分为2大类：Me
Terasic友晶科技·2024-02-06 07:35

【友晶科技】基于FPGA和ADV7123的VGA彩条显示（DE10-Standard、DE1-SOC、DE2-115）

前面推送过《基于权电阻网络的VGA彩条显示》文章，里面介绍的是DE0-CV和DE10-Lite开发板基于权电阻网络的VGA彩条显示的设计。今天将介绍DE10-Standard开发板基于ADV7123芯片（替换权电阻网络）的VGA彩条显示的设计。下面我们先从ADV7123芯片开始讲解。（关于VGA接口定义、行同步和场同步、分辨率、像素时钟计算等相关知识参见《基于权电阻网络的VGA彩条显示》，此篇不再
Terasic友晶科技·2024-02-06 07:35

当复古游戏遇上FPGA又能擦出怎样的火花？

MiSTer是一个由来自世界各地游戏爱好者开发的免费开源项目，其主要目标是使用现代硬件（FPGA开发板）重新创建各
Terasic友晶科技·2024-02-06 07:35

【友晶科技】基于FPGA的贪吃蛇游戏设计（二）——数码管驱动模块

共阴极数码管是7个LED的阴极端一起接地，每个阳极端单独连接到控制端（比如接到FPGA的GPIOpin）。共阴极数
Terasic友晶科技·2024-02-06 07:05

【友晶】基于FPGA的贪吃蛇游戏设计（七）——食物（苹果）的产生

食物产生模块完成的任务是：每次初始化就给定一个食物坐标比如（24，10），然后蛇运动的过程中用蛇头坐标跟食物坐标对比是否重合来判断是否吃掉了食物，如果相同食物就被吃掉，然后由随机数产生新的食物坐标。单元划分蛇要吃掉的食物大小为16*16个像素（蛇头大小也是16*16，蛇身每一节大小也是16*16）。显示器分辨率是640*480，假设16*16算作一个单元，那么640*480可以看作是40*30个单
Terasic友晶科技·2024-02-06 07:05

1位全加器设计—— 原理图与VHDL设计初步

文章目录一、实验背景二、实验过程总结一、实验背景通过1位全加器的详细设计，掌握原理图输入以及Verilog的两种设计方法二、实验过程实验软件：quartusII13.0modelslimse10.2实验硬件：FPGA
贪睡的小孩·2024-02-06 07:03

基于FPGA的图像最近邻插值算法verilog实现,包括tb测试文件和MATLAB辅助验证

目录1.算法运行效果图预览2.算法运行软件版本3.部分核心程序4.算法理论概述5.算法完整程序工程1.算法运行效果图预览将FPGA数据导入matlab显示图片，效果如下：2.算法运行软件版本vivado2019.2
简简单单做算法·2024-02-06 07:01

FPGA编程入门——实现一位全加器

FPGA编程入门——实现一位全加器文章目录FPGA编程入门——实现一位全加器实验目的一位全加器原理图实现一位全加器仿真验证烧录运行实验目的1、首先基于Quartus软件采用原理图输入方法完成一个1位全加器的设计
Flydreamss·2024-02-06 07:59

University Program VWF仿真步骤__全加器

本教程将以全加器为例，选择DE2-115开发板的CycloneIVEP4CE115F29C7FPGA，使用QuartusLitev18.1，循序渐进的介绍如何创建Quartus工程，并使用QuartusPrime
Terasic友晶科技·2024-02-06 07:28

Mybatis学习笔记--延迟加载与缓存

Mybatis学习笔记：Mybatis的概念与入门案例自定义MybatisMybatis实现CRUD动态SQL语句多表查询延迟加载与缓存注解开发Mybatis中的延迟加载什么是延迟加载在一对多的表的操作中
龙源lll·2024-02-06 06:48

tinyriscv verilator分支移植到正点原子达芬奇开发板

我是雪天鱼，一名FPGA爱好者，研究方向是FPGA架构探索和数字IC设计。关注公众号【集成电路设计教程】，获取更多学习资料，并拉你进“IC设计交流群”。
雪天鱼·2024-02-05 23:23

Spring Task

目录标题SpringTask1介绍2cron表达式3入门案例3.1SpringTask使用步骤3.2代码示例SpringTask在Spring中，有两种类型的Task：基于固定间隔的定期任务（FixedRateTask
duration～·2024-02-05 23:36

FPGA高端项目：IMX327 MIPI 视频解码 USB3.0 UVC 输出，提供FPGA开发板+2套工程源码+技术支持

目录1、前言免责声明2、相关方案推荐我这里已有的MIPI编解码方案3、本MIPICSI-RXIP介绍4、个人FPGA高端图像处理开发板简介5、详细设计方案设计原理框图IMX327及其配置MIPICSIRX
9527华安·2024-02-05 11:35

FPGA开发

Quartus13.0使用编译下载：添加引脚：#----------------LED----------------#set_location_assignmentPIN_K2-toled_out[11]set_location_assignmentPIN_J1-toled_out[10]set_location_assignmentPIN_J2-toled_out[9]set_location
Kyro Qu·2024-02-05 11:03

【React】redux状态管理、react-redux状态管理高级封装模块化

】react组件传参、redux状态管理一、redux全局状态管理1、redux概述2、redux的组成1.1State-状态1.2Action-事件1.3Reducer1.4Store3、redux入门案例
香菜啵子欸·2024-02-05 09:37

Servlet：Java服务器端容器 JavaEE快速入门+HTTP协议+服务器及Tomcat的使用+Servlet入门案例

持续更新JavaEE概念什么是JavaEE•JavaEE（JavaEnterpriseEdition），Java企业版，是一个用于企业级web开发（不需要使用控制台）平台。最早由Sun公司定制并发布，后由Oracle负责维护。•JavaEE平台规范了在开发企业级web应用中的技术标准。•在JavaEE平台共包含了13个技术规范（随着JavaEE版本的变化所包含的技术点的数量会有增多）。它们分别是：
小熊软糖ིྀ·2024-02-05 09:34

【实战干货】FPGA实现ARP协议，细节全解析！（包含源工程文件）

1、系统概括  本文主要实现通过FPGA实现ARP协议的接收和发送，按键按下后，FPGA会向PC端发送ARP请求指令，PC会对FPGA发送ARP应答。
电路_fpga·2024-02-05 05:20

GMII与RGMII接口相互转换（包含源工程文件）

  这段时间通过FPGA把ARP、ICMP、UDP协议全部通过FPGA实现了一遍，本来本文打算记录一下arp协议的，但在此之前应该先解决RGMII接口与GMII接口的转换问题。  
电路_fpga·2024-02-05 05:50

基于FPGA的高效除法器

  FPGA可以通过除号直接实现除法，但是当除数或被除数位宽较大时，计算会变得缓慢，导致时序约束不能通过。此时可以通过在除法IP中加入流水线来提高最大时钟频率，这种方式提高时钟频率也很有限。
电路_fpga·2024-02-05 05:20

FPGA学习笔记_Quartus II_In system sources and probes editor(ISSP)调试工具的使用

FPGA学习笔记QuartusIIprimeStandardEdition—Insystemsourcesandprobeseditor(ISSP)调试工具的使用QuartusII的老版本跟新版本的Insystemsourcesandprobeseditor
GloriaHuo·2024-02-05 01:47

Quartus IP学习之ISSP（In-System Sources & Probes）

一、ISSPIP概要：ISSP：In-SystemSources&ProbesIntelFPGAIP作用：分为In-SystemSources与In-SystemProbesn-SystemSources
GBXLUO·2024-02-05 01:45

SpringMVC拦截器

文章目录1、拦截器简介1.1拦截器概念和作用1.2拦截器和过滤器的区别2、入门案例2.1拦截器代码实现2.2拦截器流程分析3拦截器参数3.1前置处理3.2后置处理3.3完成后处理4拦截器链配置4.1多个拦截器配置执行效果
小林学习编程·2024-02-05 00:58

【工作周志】240108-240114

A：https://www.cnblogs.com/lazypigwhy/p/10450406.htmlFPGA通过CPU远程升级方案_bitstream.config.timer_cfg-CSDN博客
茶茶酱和FPGA·2024-02-04 22:23

AI换脸

vd_source=faa4615f3c71b2b526ed2b1f48a70b2c特征易于使用的渐变图形用户界面支持图片、视频、目录输入达成场景特定（人脸识别）视频工具修剪人脸增强器（GFPGAN、
小乔与周瑜·2024-02-04 21:09

continue语句

一、continue语句1、continue语句介绍2、continue语句流程图3、快速入门案例4、continue语句的标签
尘心cx·2024-02-04 18:24

rfid测试软件,采用软件定义无线电开发RFID测试平台

"FPGA的优势加上实时信号处理功能，有助于提高测试速度。同时，FPGA编程的灵活性可以快速响应新协议的测试需求。"
解忧小巫仙·2024-02-04 16:33

NI PXIe-5644R矢量信号收发器硬件架构

http://xilinx.eetrend.com/article/7471随着NIPXIe-5644R向量信号收发器(VST)的诞生，NI通过将用户可编程FPGA的灵活性引入RF仪器中，重塑了仪器的概念
a340421·2024-02-04 15:32

PXIe-5842第三代PXI矢量信号收发器简介

VST将RF信号发生器、RF信号分析仪和功能强大的FPGA集成在单个PXI模块上。PXIe-5842VST是首款提供30MHz到26.5GHz连续频率覆盖范围的VST。
东枫科技·2024-02-04 15:30

#Verilog FPGA实现乐曲演奏电路

FPGA实现乐曲演奏电路音符对照表原理图代码实现音符对照表音名频率(Hz)半周期(us)12MHz分频系数音名频率(Hz)半周期(us)12MHz分频系数音名频率(Hz)半周期(us)12MHz分频系数低音
tz+·2024-02-04 15:45

自定义小系统的HDL设计与FPGA板级调试——乐曲演奏电路设计

作者：Saint掘金：https://juejin.im/user/5aa1f89b6fb9a028bb18966a微博：https://weibo.com/5458277467/profile?topnav=1&wvr=6&is_all=1GitHub：github.com/saint-000CSDN:https://me.csdn.net/qq_40531974自定义小系统的HDL设计与FPG
Saint-000·2024-02-04 15:45

FPGA项目（16）——基于FPGA的音乐演奏电路

1.设计要求能在实验箱上，循环播放一段音乐。（需要源码的直接看最后一节）2.设计原理组成乐曲的每个音符的发音频率值及其持续的时间是乐曲能连续演奏所需要的两个基本要素，问题是如何来获取这两个要素所对应的数值以及通过纯硬件的手段来利用这些数值实现乐曲的演奏果。如图1所示为乐曲硬件演奏的电路原理图。其中counter_1为地址发生器，music为音符数据产生器，decoder_1为初始值设置译码器，dv
嵌入式小李·2024-02-04 15:14

基于FPGA的PCIe接口设计---01_PCIe基本概念

关于基于FPGA的PCIe接口设计，我规划分3篇来阐述。第一篇：介绍PCIe的基本概念；第二篇：以xilinx提供的例程PIO为
攻城狮Bell·2024-02-04 14:36

FPGA学习-PCIe基本概念

点击上方蓝字关注我们1.PCIE总线概述1.1PCIE总线的发展历史PCIE总线技术，也叫计算机内部总线技术”PeripheralComponentInterconnect”,即外围组件互联，其前身是PCI总线，但PCI总线真正应用是随着Intel的Pentium处理器诞生而开始的，在1994年的时候，以绝对的优势，战胜了VESA总线，成为了当时的标准，从此，几乎所有的外围设备，从硬盘控制器到声卡
Hack电子·2024-02-04 14:35

FPGA项目（15）——基于FPGA的DDS信号发生器

1.相关概念DDS（DirectDigitalSynthesis，直接数字合成）是一种通过数字技术生成精确频率和相位可调的信号的方法。它基于数字时钟和数值控制的方式，通过累加器、相位累积器和查表器等组件，以数字方式实现信号的频率和相位变化。DDS信号发生器的基本原理是：根据设定的频率和相位步进值，通过不断累加累加器的内容并将其作为查表器的地址，查表器返回相应的幅值数据，然后将此数据通过数字模数转换
嵌入式小李·2024-02-04 14:04

高级FPGA开发之基础协议PCIe

基础协议之PCIe部分一、TLP包的包头在PCIe的系统中，tlp包的包头的结构有许多部分是相似的，通过掌握这些常规的包头，能帮助理解在PCIe总线上各个设备之间如何进行数据的收发。通用的字段通用字段作用Fmt决定了包头是3DW还是3DW，tlp包是否包含数据type决定tlp包的类型，比如Mrd、Mwr、Cfg、Msg、Cpl、CpldTCtrafficclass，用于决定tlp包处理的优先级，
北京不北·2024-02-04 14:34

【FPGA原型验证】FPGA 技术：芯片和工具

FPGA技术：芯片和工具3.1.当今的FPGA器件技术3.1.1.Virtex®-6系列：最新FPGA的范例3.1.2.FPGA逻辑块3.1.3.FPGA存储器：LUT存储器和块存储器3.1.4.FPGADSP
Hcoco_me·2024-02-04 12:53

【Soc级系统防御】基于IP的SoC设计中的安全问题

文章目录Perface硬件知识产权（IP）基于IP的SoC设计中的安全问题硬件木马攻击攻击模式知识产权盗版和过度生产攻击模式逆向工程集成电路逆向工程示例Fpga的安全问题FPGA预演基于FPGA的系统的生命周期实体生命周期对
Hcoco_me·2024-02-04 12:18

MybatisPlus入门案例

1、SpringBoot整合MyBatisPlus入门程序步骤1.1、创建新模块，选择Spring初始化，并配置模块相关基础信息1.2、选择当前模块需要使用的技术集（仅保留JDBC）1.3、手动添加MyBatisPlus起步依赖com.baomidoumybatis-plus-boot-starter3.4.1com.alibabadruid1.1.16注意事项1：由于mp并未被收录到idea的系
悠然予夏·2024-02-04 12:58

java MybatisPlus入门 字段映射 分页查询 逻辑删除 乐观锁

MyBatisPlus（简称MP）是基于MyBatis框架基础上开发的增强型工具，旨在简化开发、提高效率入门案例继承BaseMapper就可以了，自动装配后直接会有各种方法标准数据层开发MP分页查询功能条件查询
M00SE·2024-02-04 12:56

MyBatisPlus入门案例

MyBatis-PlusMyBatisPlus第一个整合案例CREATETABLEuser(idBIGINT(20)NOTNULLCOMMENT'主键ID',nameVARCHAR(30)NULLDEFAULTNULLCOMMENT'姓名',ageINT(11)NULLDEFAULTNULLCOMMENT'年龄',emailVARCHAR(50)NULLDEFAULTNULLCOMMENT'邮箱'
秋水·2024-02-04 12:25

MyBatisPlus（一）MyBatisPlus介绍和入门案例

文章目录MyBatis-Plus简介特性框架结构入门案例MyBatis-Plus简介MyBatis-Plus（简称MP）是一个MyBatis增强工具，在MyBatis的基础上只做增强不做改变，为简化开发
月上叁竿·2024-02-04 12:55

【Java】Springboot入门

学习目标基于SpringBoot框架的程序开发步骤熟练使用SpringBoot配置信息修改服务器配置基于SpringBoot的完成SSM整合项目开发一、SpringBoot简介1.入门案例问题导入SpringMVC
Sudo_Wang·2024-02-04 12:24

【Java】MybatisPlus入门

MyBatisPlus完成标准Dao开发能够掌握MyBatisPlus的条件查询能够掌握MyBatisPlus的字段映射与表名映射能够掌握id生成策略控制能够理解代码生成器的相关配置一、MyBatisPlus简介1.入门案例问题导入
Sudo_Wang·2024-02-04 12:53
上一页 6 7 8 9 10 11 12 13 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他