E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
FPGA入门系列
FPGA
学习路线by老石谈芯
入行十年,我总结了这份
FPGA
学习路线:搞定这四点,你也能轻松进阶(老石谈芯).摘要
FPGA
学习路线(一)编程语言1硬件描述语言HDL2寄存器输入集语言RTL2.1如何入门2.2最大的思维转变3推荐转向学习
班花i
·
2023-11-29 00:56
FPGA
fpga
FPGA
记录系列(二):Verilog中的参数传递和不同的调用子模块写法
文章目录项目场景:Verilog代码截图:Verilog代码分析:项目场景: 阅读了一下systemgenerator生成的源代码,一开始对testbench中的调用模块的方式不是很理解,后来发现其实这就是Verilog中的参数传递,特此记录。Verilog代码截图: Verilog调用函数的代码如下图所示: Tips:可以直接把vivado的编辑界面转到vscode里面,具体位置在Tool
yufan_fw
·
2023-11-29 00:25
FPGA与嵌入式
fpga开发
FPGA
学习路线整理
FPGA
学习路线整理收集整理
FPGA
资料帮助大家进行
FPGA
的入门,分享
FPGA
路线、相关的书籍、学习网站等。
YprgDay
·
2023-11-29 00:25
FPGA
fpga开发
学习
FPGA
学习之串口篇
FPGA
学习之串口篇文章目录
FPGA
学习之串口篇前言二、UART发送代码三、UART接收代码三、总结前言 UART(UniversalAsynchronousReceiver/Transmitter)
IC小白'
·
2023-11-29 00:55
fpga开发
Vivado IP核解锁
Vivado工程中有IP核被锁住的情况,主要原因有用新版本的Vivado去打开旧版本的工程、Vivado工程导入IP核的原工程和当前工程的
FPGA
开发板不一致等。
Yaellll
·
2023-11-29 00:54
Vivado
fpga开发
FPGA
开发基础篇之一(接口篇)UART串口
写在前面从本文开始,将连载
fpga
开发基础知识,将这几年浅显的
fpga
开发经验整理出来,一是梳理一下这几年给别人做
fpga
的经历,同时也是分享给大家,也希望大牛批评指正。
mayidianzi
·
2023-11-29 00:54
FPGA开发基础篇
接口篇
fpga开发
FPGA
实现UART串口通信流程及代码实现
FPGA
(Field-ProgrammableGateArray)是一种可编程逻辑器件,用于实现数字电路的硬件加速和高性能计算。串口通信是一种常见的通信方式,可以用于在
FPGA
和其他设备之间传输数据。
qq_46475176
·
2023-11-29 00:22
学习资料分享
fpga开发
开发语言
学习使用Vivado和SDK进行Xilinx ZYNQ
FPGA
开发 | (四)安装并破解Modelsim | 2023.8.10/星期四/天气晴
系列文章目录学习使用Vivado和SDK进行XilinxZYNQ
FPGA
开发|(一)开始学习使用Vivado和SDK进行XilinxZYNQ
FPGA
开发|(二)学习方法选择学习使用Vivado和SDK进行
杨肉师傅
·
2023-11-29 00:21
学习Xilinx
ZYNQ
FPGA开发
学习
fpga开发
FPGA
-串口通信
串口通信概念UART通信原理UART(universalasynchronousreceiver-transmitter)是一种采用异步串行通信方式的通用异步收发传输器;它在发送数据时将并行数据转换成串行数据来传输,在接收数据时将接收到的串行数据转换成并行数据。UART串口通信需要两根信号线来实现,一根用于发送,另外一根接收(表明是异步全双工通信)。①协议层:通信协议(包括数据格式、传输速率等)。
学习云玩家
·
2023-11-29 00:21
fpga开发
学习使用Vivado和SDK进行Xilinx ZYNQ
FPGA
开发 | (三)安装并破解Vivado和SDK | 2023.8.9/星期三/天气晴
系列文章目录学习使用Vivado和SDK进行XilinxZYNQ
FPGA
开发|(一)开始学习使用Vivado和SDK进行XilinxZYNQ
FPGA
开发|(二)学习方法选择学习使用Vivado和SDK进行
杨肉师傅
·
2023-11-29 00:51
学习Xilinx
ZYNQ
FPGA开发
学习
fpga开发
电子类专业技术个人学习路线总结(大一到大三)
文章目录说明一、硬件和pcb部分1.AltiumDesigner2.嘉立创EDA3.CadenceAllegro4.电路设计二、单片机和
FPGA
部分1.arduino系列单片机2.51系列单片机3.stm32
Expert电子实验室
·
2023-11-29 00:48
学习
单片机
嵌入式硬件
FPGA
学习入门计划-小白入门
1.入门学习计划-再学习
FPGA
之前,先确定我们需要学习什么1.编程语言,
FPGA
的开发语言叫做硬件描述语言HDL,或者是寄存器传输级语言RTL,主流的硬件描述语言有VHDL和Verilog,SystemVerilog
一口闷一罐可乐
·
2023-11-29 00:47
fpga开发
学习
Verilog:动态位宽 rom [4+:3]
**升序**,则vect_1[4+:3]=vect_1[6:4]vect_1[4-:3]表示,起始位为4,宽度为3,**降序**,则vect_1[4-:3]=vect_1[4:2]用途:将网络参数放入
FPGA
崽崽今天要早睡
·
2023-11-29 00:16
#
▶Verilog语法
fpga开发
FPGA
:实现快速傅里叶变换(FFT)算法
前言第一次使用
FPGA
实现一个算法,搓手手,于是我拿出一股势在必得的心情打开了FFT的视频教程,看了好几个视频和好些篇博客,于是我迷失在数学公式推导中,在一位前辈的建议下,我开始转换我的思维,从科研心态转变为先用起来
崽崽今天要早睡
·
2023-11-29 00:46
#
▶FPGA其他项目
fpga开发
算法
快速傅里叶变换
一些
FPGA
和vivado中的简写&词汇
记录一些学习
FPGA
和使用vivado时遇见的简写和词汇,方便自己查找。
普安克山图格
·
2023-11-29 00:39
FPGA学习小笔记
fpga开发
FPGA
基础协议一:UART
FPGA
基础协议一:UART文章目录
FPGA
基础协议一:UART一、UART协议1.UART协议2.UART通信原理二、需求与设计分析1.系统模块划分2.模块解析2.1uart_rx串口接收模块2.2uart_ctrl
财不外漏_
·
2023-11-29 00:39
FPGA
fpga开发
EDA实验-----正弦信号发生器的设计(Quartus II )
二、实验仪器PC机EDA实验箱一台三、实验原理
FPGA
中的波形发生器控制电路,它通过外来控制
Gretel Tade
·
2023-11-29 00:06
EDA实验
fpga开发
EDA实验
Quartus
II
开发板
硬件
FPGA
入门 ——
FPGA
UART 串口通信
FPGA
入门——
FPGA
UART串口通信串口简介UART通用异步收发传输器(UniversalAsynchronousReceiver/Transmitter),通常称作UART。
ppqppl
·
2023-11-29 00:36
fpga开发
FPGA
:我的零基础学习路线(2022秋招已上岸)持续更新中~
可内推简历,丝我即可前言初次接触
FPGA
是在2022年3月左右,正处在研二下学期,面临着暑假找工作,周围的同学大多选择了互联网,出于对互联网的裁员形势下,我选择了
FPGA
,对于硬件基础知识我几乎是没有的
崽崽今天要早睡
·
2023-11-29 00:35
#
▶FPGA相关的专业知识
fpga开发
学习
Vivado IP核被锁的解除方法
在使用vivado进行开发时,我们经常会用到别人的工程,如果我们更改工程所使用的芯片型号(Vivado工程导入IP核的原工程和当前工程的
FPGA
开发板不一致),或者别人的工程所用到的vivado版本与我们不一致时
普安克山图格
·
2023-11-29 00:34
FPGA学习小笔记
fpga开发
FPGA
模块使用Verilog调用另一个Verilog模块
FPGA
模块使用Verilog调用另一个Verilog模块在
FPGA
设计中,常常需要将一个大的模块分解成多个子模块来实现。而这些子模块通常由Verilog代码编写而成。
CodeWG
·
2023-11-29 00:34
fpga开发
matlab
【MATLAB教程案例96】基于GA优化的WSN最大覆盖率和最少节点部署数量matlab仿真
欢迎订阅《
FPGA
学习入门100例教程》、《MATLAB学习入门100例教程》本课程学习成果预览:1.软件版本matlab2021a2.理论概述基于遗传算法(GeneticAlgorithm,GA)的无线传感器网络
fpga和matlab
·
2023-11-28 16:10
matlab
matlab教程
matlab入门案例
最少节点数
最大覆盖率
【MATLAB教程案例78】基于GA优化的WSN最大覆盖率matlab仿真——扩展到任意一种优化算法解决WSN覆盖率问题
欢迎订阅《
FPGA
学习入门100例教程》、《MATLAB学习入门100例教程》本课程学习成果预览:目录1.软件版本2.WSN网络覆盖率的优化问题理论简介
fpga和matlab
·
2023-11-28 16:40
matlab
GA优化
WSN最大覆盖率
matlab教程
matlab入门案例
【MATLAB教程案例79】基于移动节点WSN的最短路由matlab仿真——应用于车组网或无人机组网等
欢迎订阅《
FPGA
学习入门100例教程》、《MATLAB学习入门100例教程》本课程学习成果预览:目录1.软件版本2.移动节点WSN理论简介
fpga和matlab
·
2023-11-28 16:40
matlab
matlab教程
matlab入门案例
移动节点
移动路由
【MATLAB教程案例77】WSN网络覆盖率问题与matlab仿真
欢迎订阅《
FPGA
学习入门100例教程》、《MATLAB学习入门100例教程》目录1.软件版本2.WSN网络覆盖率的理论简介3.WSN网络覆盖率的matlab
fpga和matlab
·
2023-11-28 16:40
matlab
WSN网络覆盖率
matlab教程
matlab入门案例
西南科技大学数字电子技术实验二(SSI逻辑器件设计组合逻辑电路及
FPGA
实现 )预习报告
一、计算/设计过程说明:本实验是验证性实验,计算预测验证结果。是设计性实验一定要从系统指标计算出元件参数过程,越详细越好。用公式输入法完成相关公式内容,不得贴手写图片。(注意:从抽象公式直接得出结果,不得分,页数可根据内容调整)1、1位半加器真值表:逻辑方程:S=`AB+A`BC=AB2、1位全加器真值表:AiBiCi-1SiCi000000011101011011000101001001011
Myon⁶
·
2023-11-28 16:35
数电实验
fpga开发
数电实验
数字电子技术
西南科技大学
西南科技大学数字电子技术实验二(SSI逻辑器件设计组合逻辑电路及
FPGA
实现 )
FPGA
部分
4、学会用
FPGA
实现本实验内容。
Myon⁶
·
2023-11-28 16:35
模电实验
fpga开发
数字电子技术
数电实验
西南科技大学
diamond
芯片巨头“打响”智能汽车之战,
FPGA
巨头赛灵思胜算几何?
汽车正在成为继手机之后的下一个智能终端,这也吸引了包括高通、英伟达、英特尔等各大芯片巨头的强势布局。现阶段,英伟达、Mobileye已经先后针对自动驾驶推出了高算力的主控芯片,并且已经在车企的新平台项目上占据了市场先机。今年4月,英伟达再次公布了下一代自动驾驶芯片:DRIVEAtlan,单颗芯片的算力达到了1000TOPS,将用于L4及L5级别自动驾驶系统当中。而高通作为手机通信芯片巨头,过去几年
高工智能汽车
·
2023-11-28 15:07
ffmpeg 接收网络流并解码_FFmpeg编程
入门系列
(1)
FFmpeg播放器框架一个完整的播放器框架如下:媒体文件可以是本地文件,也可以是网络流;解复用器主要是分离出音视频包。音视频packet队列:这个是分开设计。为了匹配解复用器之间的速度以及防止网络抖动。音视频解码:主要是把packet数据变为frame。音视频frame队列:主要是为了匹配解码和音视频后期处理,播放的速度及防止网络抖动,带来不好的体验,比如卡顿等。扬声器与显示器:分别是播放声音和渲
weixin_39985286
·
2023-11-28 15:15
ffmpeg
接收网络流并解码
ffmpeg
获取帧率
ffmpeg如何在结尾添加帧
ffmpeg解码h265码流
Hobbit玩转Zynq MPSoC系列之1:VCU解码+DP显示
做图像处理的朋友们经常会有视频编解码的需求,常用的方法是要么增加一个专有芯片要么买专用的
FPGA
实现的IP,这都增加了设计复杂度以及成本,ZynqMPSoC的EV系列含有VCU视频编解码单元,就非常好的解决了这个问题
Humph-Hobbit
·
2023-11-28 07:59
Zynq
MPSoC
嵌入式
fpga
【读书】基于
FPGA
的数字信号处理 [高亚军 编著]
基于
FPGA
的数字信号处理[高亚军编著]第一章现场可编程门阵列技术分析1.1
FPGA
内部结构分析1.2
FPGA
设计流程分析1.3
FPGA
调试方法分析文章目录基于
FPGA
的数字信号处理[高亚军编著]前言1.1
FPGA
你的信号里没有噪声
·
2023-11-28 07:23
Xilinx
FPGA
带你看文档提升技术
fpga开发
信号处理
Power Estimation Using XPE Power Estimation Using XPE使用XPE进行功率估计
跟着Xilinx学习
FPGA
——PowerEstimationUsingXPEPowerEstimationUsingXPE使用XPE进行功率估计目标:使用XilinxpowerEstimator(XPE
你的信号里没有噪声
·
2023-11-28 07:53
Xilinx
FPGA小Tips
FPGA
fpga开发
Zynq和
FPGA
区别——快速认识Zynq开发
Zynq和
FPGA
区别——快速认识Zynq开发ZYNQ包含了2个部分,双核的ARM和
FPGA
。根据Xilinx提供的手册,用ARM实现的模块被称为PS,而用
FPGA
实现的模块被称为PL。
你的信号里没有噪声
·
2023-11-28 07:52
fpga开发
浅谈:“阻塞”与“非阻塞”两种赋值语句
FPGA
成长的小Tips之赋值语句深刻理解HDL的阻塞赋值和非阻塞赋值,就一定首先需要理解C语言的阻塞和非阻塞。
你的信号里没有噪声
·
2023-11-28 07:22
FPGA
FPGA小Tips
FPGA
面试
fpga开发
FPGA
中的防止扇出优化——max_fanout命令
vivado自带很多命令帮助编译器更好的实现设计者的想法,用得好会变成开发利器。比如,max_fanout命令,本身是用来约束扇出,减少布线拥塞的常用命令。然而很多读者向我反映,使用这个命令之后发现没有任何事情发生,完全没有任何效果。这里我就带大家理一理这个命令的使用方法。max_fanout起作用的条件打算降低扇出的网络必须是reg驱动。因为降低扇出的原理就是reg驱动超过N(设置参数)条网络的
你的信号里没有噪声
·
2023-11-28 07:22
FPGA小Tips
fpga开发
虹科干货 | 适用于基于
FPGA
的网络设备的IEEE 1588透明时钟架构
导读:在基于
FPGA
的网络设备中,精确的时间同步至关重要。IEEE1588标准定义的精确时间协议(PTP)为网络中的设备提供了纳秒级的时间同步。
虹科智能自动化
·
2023-11-28 07:44
fpga开发
工业通信
TSN时间敏感网络
透明时钟架构
IEEE
1588
安陆
FPGA
调试中遇到的问题总结
参考链接:安陆
FPGA
踩坑填坑记录(梦里呓语回忆录)_
fpga
开发是个大坑-CSDN博客上海安陆
FPGA
设置重上电启动速度_安路
fpga
加载时间-CSDN博客
jk_101
·
2023-11-28 07:37
上海安陆FPGA
fpga开发
西南科技大学数字电子技术实验一(数字信号基本参数与逻辑门电路功能测试及
FPGA
实现 )预习报告
手写报告稍微认真点写,80+随便有目录一、计算/设计过程1、通过虚拟示波器观察和测量信号2、通过实际电路(电阻、开关、发光二极管)模拟逻辑门电路二、画出并填写实验指导书上的预表三、画出并填写实验指导书上的虚表四、粘贴原理仿真、工程仿真示波器仿真74LS00四2输入与非门原理仿真74LS20双4输入与非门原理仿真74LS86四2输入异或门原理仿真74LS08四2输入与门原理仿真74LS00四2输入与
Myon⁶
·
2023-11-28 07:36
数电实验
fpga开发
数字电子技术
数电实验
西南科技大学
mutisim
FPGA
模块——AD高速转换模块(并行输出转换的数据)
FPGA
模块——AD高速转换模块(并行输出转换的数据)(1)AD9280/3PA9280芯片(2)代码(1)AD9280/3PA9280芯片AD9280/3PA9280芯片的引脚功能:工作电压2.7到5.5v
云影点灯大师
·
2023-11-28 07:05
FPGA
fpga开发
fpga
嵌入式
FPGA
模块——DA转换模块(AD9708类)
FPGA
模块——DA转换模块(AD9708类)AD9708/3PD9708代码AD9708/3PD9708由于电路接了反相器,所以对应就不一样了。
云影点灯大师
·
2023-11-28 07:05
FPGA
fpga开发
fpga
嵌入式
FPGA
至简设计学习案例200例-每周定时更新
MDY最新推出《
FPGA
至简设计案例200例》项目,每周固定更新至少1个案例,供大家参考学习。
MDYFPGA
·
2023-11-28 07:35
fpga开发
学习
FPGA
西南科技大学数字电子技术实验一(数字信号基本参数与逻辑门电路功能测试及
FPGA
实现)
FPGA
部分
一、实验目的1、掌握基于Verilog语言的diamond工具设计全流程。2、熟悉、应用VerilogHDL描述数字电路。3、掌握VerilogHDL的组合和时序逻辑电路的设计方法。4、掌握“小脚丫”开发板的使用方法。二、实验原理与门逻辑表达式:Y=AB原理仿真图:2输入与非门逻辑表达式:Y=(A·B)'=(A')+(B')原理仿真图:4输入与非门逻辑表达式:Y=A’+B’+C’+D’原理仿真图:
Myon⁶
·
2023-11-28 07:35
数电实验
fpga开发
数字电子技术
数电实验
西南科技大学
学习
diamond
做嵌入式硬件工程师最重要的是什么
熟悉常用的放大电路、滤波电路、电源电路设计和分析这些课程,需要掌握基础技能有:故障定位、解决问题的能力;设计文档的组织编写技能;熟练运用单片机、DSP、PLD、
FPGA
等进行软硬件开发调试的能力;熟练运用设计
嵌入式开发小七
·
2023-11-28 03:04
嵌入式硬件
fpga开发
基于
FPGA
的多通道数据采集系统Verilog设计
基于
FPGA
的多通道数据采集系统Verilog设计随着科技的不断发展,数据采集在许多领域变得越来越重要。
WangWEel
·
2023-11-28 03:00
fpga开发
大力说企微
入门系列
第二课:搭建体系
对于大部分人来说,学习有三动:学习之前非常激动;学习时候非常感动;学习之后是一动不动;不知道大家看了上一课的《大力说企微
入门系列
第一课:企业微信的注册验证和认证》之后,是一动不动还是有所行动。
猿型库
·
2023-11-28 02:41
企业微信
私域流量
运营
新媒体运营
linux
入门系列
6--软件管理之rpm和yum仓库
前面系列文章中,我们对vi编辑器和46个基本命令进行了介绍,本文将演示在centos7下使用RPM和YUM安装和管理软件。一、RPM软件包管理器1.1RPM背景介绍RPM(RedHatPackageManager),类似于windows下的控制面板,而RPM软件包类似于setup.exe安装文件。RPM会建立统一的数据库文件详细记录软件信息并能自动分析依赖关系,原本是RedHatLinux发行版专
黑马腾云
·
2023-11-27 23:05
大数据之技术生态
#
linux
大数据
linux
linux
入门系列
5--新手必会的linux命令
上一篇文章“linux
入门系列
4–vi/vim编辑器”我们讨论了在linux下如何快速高效对文本文件进行编辑和管理,本文将进一步学习必须掌握的linux命令,掌握这些命令才能让计算机更懂你。
黑马腾云
·
2023-11-27 23:35
大数据之技术生态
#
linux
大数据
linux
(178)Verilog HDL:设计一个计数器之exams/ece241_2014_q7a
(178)VerilogHDL:设计一个计数器之exams/ece241_2014_q7a1.1目录1)目录2)
FPGA
简介3)VerilogHDL简介4)VerilogHDL:设计一个计数器之exams
宁静致远dream
·
2023-11-27 22:13
Verilog
HDL教程
fpga开发
什么是好的
FPGA
编码风格?(3)--尽量不要使用锁存器Latch
前言在
FPGA
设计中,几乎没人会主动使用锁存器Latch,但有时候不知不觉中你的设计莫名其妙地就生成了一堆Latch,而这些Latch可能会给你带来巨大的麻烦。什么是锁存器Latch?
孤独的单刀
·
2023-11-27 20:33
FPGA设计与调试
fpga开发
Verilog入门
Verilog
Xilinx
IC
锁存器
Flink实时流计算
入门系列
(一)
阿里巴巴双11大屏在峰值期间可以承担每秒超过4.72亿次的访问,这是多高的访问量……为什么学习Flink?image这几年大数据的飞速发展,出现了很多热门大数据计算框架,著名的Hadoop、Storm、Spark,他们都专注于各自的应用场景。Spark掀开了内存计算的先河,也以内存为赌注,赢得了内存计算的飞速发展。Spark的火热或多或少的掩盖了其他分布式计算的系统身影。就像Flink,也就在这个
晨冉1688
·
2023-11-27 17:17
上一页
24
25
26
27
28
29
30
31
下一页
按字母分类:
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他