E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
FPGA入门系列
[Python
入门系列
之十二]安装Jupyter notebook与代码运行
引言JupyterNotebook将代码、图片和文本完美结合在一起,为编程学习带来了前所未有的便捷性。本文旨在为初学者提供一个关于JupyterNotebook的入门指南。什么是JupyterNotebookJupyterNotebook是一个开源的Web应用程序,允许你创建和共享包含代码、图片和文本的文档。它支持多种编程语言,但最常与Python结合使用。Notebook界面包括输入和输出单元格
upDiff
·
2023-12-02 20:06
Python入门系列
python
jupyter
FPGA
系列:1、
FPGA
/verilog源代码保护:基于Quartus13.1平台保护verilog源码发给第三方但不泄露源码
catlog需求具体步骤工程描述去掉相关调试文件切换顶层模块并导出相应模块为网表文件切换回原顶层模块并添加相应保护模块的qxp文件再次编译工程注意事项parameter参数参考:需求有时需要将源码交付给第三方,但是源码中部分模块涉及到的核心代码无法暴漏给第三方。因此,我们需要一种能够让第三方拿到源码对部分参数进行修改、但同时又无法触及到核心代码的代码保护方法。本文结合部分资料,给出了如何将quar
天城寺电子
·
2023-12-02 18:08
FPGA
fpga开发
【三哥说技术】第一集 从小白到高手课程安排和介绍硬件、嵌入式软件、app、云平台、
FPGA
以及AI人工智能
【三哥说技术】第一集从小白到高手课程安排和介绍包括硬件、嵌入式软件、app、云平台、
FPGA
以及AI人工智能【三哥说技术】第一集从小白到高手课程安排和介绍,课程包括硬件、嵌入式软件、app、云平台、
FPGA
柔贝特三哥
·
2023-12-02 16:09
机器人及相关
uni-app
stm32
嵌入式硬件
物联网
fpga开发
arm开发
硬件工程
GoWin
FPGA
--- startup2
clockClickTools\IPCoreGenerator\rPLL,andopentheconfigurefile原语forClock双击选项,生产对应的代码,Copy到制定的地点。右侧有对应的说明文件
Kent Gu
·
2023-12-02 09:25
FPGA
其他
【数字图像处理】边缘检测
本文主要介绍数字图像边缘检测的基本原理,并记录在紫光同创PGL22G
FPGA
平台的布署与实现过程。
洋洋Young
·
2023-12-02 09:55
【FPGA
数字图像处理】
fpga开发
数字图像处理
紫光同创
FPGA
纯verilog实现 LZMA 数据压缩,提供工程源码和技术支持
FPGA
纯verilog实现LZMA数据压缩,提供工程源码和技术支持目录1、前言2、我这儿已有的
FPGA
压缩算法方案3、
FPGA
LZMA数据压缩功能和性能4、
FPGA
LZMA数据压缩设计方案输入输出接口描述数据处理流程
hexiaoyan827
·
2023-12-02 09:21
fpga开发
高速信号处理
LZMA
数据压缩
FPGA压缩算法方案
加速计算
北邮22级信通院数电:Verilog-
FPGA
(12)第十二周实验(2)彩虹呼吸灯
北邮22信通一枚~跟随课程进度更新北邮信通院数字系统设计的笔记、代码和文章持续关注作者迎接数电实验学习~获取更多文章,请访问专栏:北邮22级信通院数电实验_青山如墨雨如画的博客-CSDN博客目录一.代码部分二.管脚分配三.实验效果一.代码部分rainbow_breathing_light.vmodulepwm(input[7:0]duty,inputclk,outputregout);reg[7:
青山入墨雨如画
·
2023-12-02 09:51
北邮22级信通院数电实验
fpga开发
FPGA
时序分析与时序约束(一)
而
FPGA
内部也有着非常丰富的可配置的布线资源,能够让位于不同位置的逻辑资源块、时钟处理单元、BLOCKRAM、DSP和接口模块等资源能够相互通信,完成所需功能。
STATEABC
·
2023-12-02 09:50
#
FPGA时序分析与约束
fpga开发
Verilog
时序分析
时序约束
北邮22级信通院数电:Verilog-
FPGA
(12)第十二周实验(1)设计一个汽车尾灯自动控制系统
北邮22信通一枚~跟随课程进度更新北邮信通院数字系统设计的笔记、代码和文章持续关注作者迎接数电实验学习~获取更多文章,请访问专栏:北邮22级信通院数电实验_青山如墨雨如画的博客-CSDN博客目录一.题目要求二.代码部分2.1car_system.v2.2divide.v三.管脚分配四.实现效果一.题目要求设计一个汽车尾灯自动控制系统,要求根据汽车行驶状态自动控制汽车尾灯:直行:尾灯不亮;右转:右侧
青山入墨雨如画
·
2023-12-02 09:49
北邮22级信通院数电实验
fpga开发
【解决win10 64位系统下ISE14.7闪退问题】
【解决win1064位系统下ISE14.7闪退问题】在
FPGA
开发中,使用XilinxISE设计工具可以快速进行开发。但是在使用win1064位系统下的ISE14.7版本时,可能会遇到闪退的问题。
星光璀抱
·
2023-12-02 01:19
python
开发语言
matlab
react
入门系列
之使用 antd, react, redux,creat-react-app搭建todo-list升级版本
使用antd,react,redux,creat-react-app搭建todo-list升级版本redux简介redux是一个配合react视图层框架使用的数据层框架方便大型react项目之中的复杂组件传值耦合性高的数据使用redux管理redux中包含组件,store,reducerstore必须是唯一的,整个项目之中只能有一个数据存储空间store中的数据是store自己更新的,并不是red
Byhua
·
2023-12-01 20:53
【C语言编程
入门系列
】—— 第三章,编写第一个C语言程序!
导读:一般学一门计算机语言的第一堂上机课(“上机”顾名思义,上计算机,机你太美),就是往屏幕输出“helloworld”,本章也不例外。3.1Hello,World!这一节和读者一起来编写第一段C语言程序,过程详细到令人发指。3.1.1创建C语言源码文件打开DevC++,在上方菜单栏中选择“文件-->新建-->源代码”,如图3.1图3.1创建源代码文件3.1.2输入一段代码用键盘输入以下代码,先输
折扇戏美人_a48e
·
2023-12-01 20:28
【【
FPGA
中断的介绍附上 上个MicroBlaze 代码的解析】】
FPGA
中断的介绍附上上个MicroBlaze代码的解析我们先附带上上一节MicroBlaze的blockdesign结构和代码本次实验参考自正点原子达芬奇开发板MicroBlaze开发我们可以看出我们圈画了一个中断控制器
ZxsLoves
·
2023-12-01 16:40
FPGA学习
fpga开发
【【
FPGA
之Micro Blaze的串口中断实验】】
FPGA
之MicroBlaze的串口中断实验我们在使用MicroBlaze进行嵌入式系统设计的时候,通常会用到AXIUartliteIP核与外部设备通信。
ZxsLoves
·
2023-12-01 16:40
FPGA学习
fpga开发
单片机
嵌入式硬件
【【
FPGA
的 MicroBlaze 的 介绍与使用 】】
FPGA
的MicroBlaze的介绍与使用可编程片上系统(SOPC)的设计在进行系统设计时,倘若系统非常复杂,采用传统
FPGA
单独用Verilog/VHDL语言进行开发的方式,工作量无疑是巨大的,这时调用
ZxsLoves
·
2023-12-01 16:30
FPGA学习
fpga开发
FPGA
串口接收解帧、并逐帧发送有效数据——1
FPGA
串口接收解帧、并逐帧发送有效数据工程实现的功能:
FPGA
串口接收到串口调试助手发来的数据,将其数据解帧。
灵风_Brend
·
2023-12-01 13:37
ZYNQ&FPGA实例
fpga开发
信息与通信
FPGA
架构和应用基础知识
FPGA
代表现场可编程门阵列,它是一种半导体逻辑芯片,可编程成几乎任何类型的系统或数字电路,类似于PLD。PLD仅限于数百个门,但
FPGA
支持数千个门。
EDA365电子论坛
·
2023-12-01 13:07
fpga
FPGA
架构
硬件设计
硬件
AI时代
FPGA
厂商与
FPGA
工程师该如何转型?
在嵌入式系统研发领域,随着产品AI化升级进程,原先设计常规数字系统的
FPGA
硬件工程师和系统软件设计师们都不得不面临技术转型的问题。
喜欢打酱油的老鸟
·
2023-12-01 13:06
人工智能
AI时代
FPGA
转型
Achronix的
FPGA
技术可优化用于工业4.0及5.0的人工智能(WP027)
简介在过去三百年间,工业领域取得了长足的进步。机器设备最初于18世纪问世,主要以水和蒸汽为动力,并引发了18世纪末的工业革命(通常被称为工业1.0)。尽管流水组装线的概念可以追溯到中国古代的青花瓷制作,但直到19世纪末,亨利·福特才设立了第一条电动流水线,形成了工业2.0的框架。自动化和计算机技术于1960年代末期开始崭露头角,并构成了工业3.0的雏形,为如今驱动着工业4.0的自动化、人工智能(A
电子科技圈
·
2023-12-01 13:35
Achronix
人工智能
fpga开发
Achronix帮助用户基于Speedcore e
FPGA
IP来构建Chiplet
中国上海,2023年8月——高性能
FPGA
芯片和嵌入式
FPGA
IP(e
FPGA
IP)领域内的先锋企业Achronix半导体公司日前宣布:为帮助用户利用先进的Speedcoree
FPGA
IP来构建先进的chiplet
电子科技圈
·
2023-12-01 13:35
tcp/ip
fpga开发
网络协议
FPGA
芯片厂商
FPGA
芯片厂商1)引言给
FPGA
一个支点,它可以撬动整个数字逻辑。
宁静致远future
·
2023-12-01 13:34
FPGA铁杵磨针
TCP解帧解码、并发送有效数据到
FPGA
TCP解帧解码、并发送有效数据到
FPGA
工程的功能:使用TCP协议接收到网络调试助手发来的指令,将指令进行解帧,提取出帧头、有限数据、帧尾;再将有效数据发送到
FPGA
端的BRAM上,实现信息传递。
灵风_Brend
·
2023-12-01 13:02
ZYNQ&FPGA实例
fpga开发
tcp/ip
网络协议
arm开发
Achronix推出基于
FPGA
的加速自动语音识别解决方案
提供超低延迟和极低错误率(WER)的实时流式语音转文本解决方案,可同时运行超过1000个并发语音流2023年11月——高性能
FPGA
芯片和嵌入式
FPGA
(e
FPGA
IP)领域的领先企业Achronix半导体公司日前自豪地宣布
电子科技圈
·
2023-12-01 13:30
fpga开发
语音识别
人工智能
信息与通信
Xilinx
FPGA
——ISE的UCF时序约束
时序约束是我们对
FPGA
设计的要求和期望,例如,我们希望
FPGA
设计可以工作在多快的时钟频率下等等。设计是要求系统中的每一个时钟都进行时序约束。
仲南音
·
2023-12-01 13:22
FPAG
fpga开发
华为
FPGA
设计设计规范
华为
FPGA
设计设计规范前言本部门所承担的
FPGA
设计任务主要是两方面的作用:系统的原型实现和ASIC的原型验证。编写本流程的目的是:在于规范整个设计流程,实现开发的合理性、一致性、高效性。
数字积木
·
2023-12-01 11:13
vivado实现分析与收敛技巧1
IDR围绕复杂的时序收敛功能特性展示了一个简单的用户界面,对于大部分设计,它所达成的结果与
FPGA
专家不相上下。
cckkppll
·
2023-12-01 06:24
fpga开发
【Android 音视频开发打怪升级:FFmpeg音视频编解码篇】一、FFmpeg so库编译
其次,这是一个
入门系列
,涉及的知识也仅限于够用,深入的知识网上也有许许多多的博文供大家学习了。最后,写文章过程中,会借鉴参考其他人分享的文章,会在文章最后列出,感谢这些作者的分享。
开发的猫
·
2023-12-01 01:30
音视频开发
android
ffmpeg
jni
pcie dma 相关知识整理(xilinx平台)
DMA读过程1、驱动程序向操作系统申请一片物理连续的内存;2、主机向该地址写入数据;3、主机将这个内存的物理地址告诉
FPGA
;4、
FPGA
向主机发起读TLP请求—连续发出多个读请求;
zzyaoguai
·
2023-12-01 01:55
PCIE
pcie
dma
xilinx
自学python第一天之:变量、运算符与数据类型
本Python
入门系列
体验就是为这样的初学者精心准备的。
寒社科少
·
2023-11-30 23:50
python
python
python图片opencv转为二进制_使用Python+OpenCV进行图像处理(二)
本篇是视觉
入门系列
教程的第二篇。整个视觉
入门系列
内容如下:基本的图像处理与滤波技术。从特征检测到人脸检测。
weixin_39661589
·
2023-11-30 23:57
【FMC140】 基于VITA57.4标准的双通道5.2GSPS(或单通道10.4GSPS)射频采样FMC+子卡模块
是一款具有缓冲模拟输入的低功耗、12位、双通道(5.2GSPS/通道)、单通道10.4GSPS、射频采样ADC模块,该板卡为FMC标准,符合VITA57.1规范,该模块可以作为一个理想的IO单元耦合至
FPGA
北京青翼科技
·
2023-11-30 19:10
fpga开发
arm开发
图像处理
信号处理
嵌入式实时数据库
【FMC139】青翼科技基于VITA57.1标准的4路500MSPS/1GSPS/1.25GSPS采样率14位AD采集FMC子卡模块
该ADC与
FPGA
的主机接口通过8通道的高速串行GTX收发器进行互联。该板卡主要面向通信与无线基础设施、雷达、宽频带通信、毫米波通信、自动测试设
北京青翼科技
·
2023-11-30 19:08
fpga开发
图像处理
信号处理
嵌入式实时数据库
arm开发
音视频
入门系列
-协议篇(RTMP,HLS和HTTP-FLV区别)
在开始之前,我们先要明确一个问题,根据应用场景不同,流媒体协议分为:◆推流协议◆拉流播放协议RTMP可以用在双端,HLS用在拉流端,HTTP-FLV用在拉流端。我们先放一张表格从几个维度来对比下这三种协议。1.RTMP&HTTP-FLV◆这两个协议实际上传输的数据是一样的,数据都是flv文件的tag。◆RTMP:实时播放服务器的FLV文件或服务器转发的FLV数据,本地无FLV缓存文件,FLV保密性
音视频开发老马
·
2023-11-30 13:33
流媒体服务器
Android音视频开发
音视频开发
音视频
实时音视频
网络协议
视频编解码
语音识别
【Vue 快速
入门系列
】生命周期函数简要介绍
文章目录前言简介生命周期函数都有哪些生命周期函数为什么要有生命周期函数前言生命周期函数是必要的,有了生命周期函数可以大大简化我们的操作,可以做一些我们平时做不到的事,本篇文章对声明周期函数做一个简要的介绍,并使用一个实例告诉大家,生命周期函数的重要性。简介生命周期函数1.又名:生命周期回调函数、生命周期钩子。2.Vue在关键时刻帮我们调用的一些特殊名称的函数。3.生命周期函数的名字不可更改,但函数
酷尔。
·
2023-11-30 11:47
网页前端高级编程从入门到精通
vue.js
javascript
前端
芯片及设计制造 - 小记
文章目录关于芯片制造材料芯片分类ASICASSPSoC
FPGA
可编程SoC或SoC
FPGA
微处理器(μP或MPU)微控制器(μC或MCU)芯片设计和制造过程:需求&方案架构设计架构验证形式验证/属性检查前端设计
伊织code
·
2023-11-30 08:55
其他
制造
芯片
设计
SoC
Chipyard BOOM环境搭建
ChipyardBOOM环境搭建安装流程安装依赖下载chipyard并配置BOOM使用BOOM进行Dhrystone测试:使用BOOM核仿真自己编写的C程序移植到
FPGA
上Linux综合生成SmallBOOMConfig
diamond_biu
·
2023-11-30 07:58
硬件基础
Spectre
and
Meltdown
ubuntu
risc-v
FPGA
学习笔记五:Moore状态机与Mealy状态机的区别(基于Verilog)
目录前言一、状态机及其描述二、Moore状态机和Mealy状态机设计对象描述及其原理(一)Moore状态机(二)Mealy状态机总结前言本篇博客主要基于一些状态机书写的规范以及其构成结构進行相应的简单分析,同时依据HDLBits中两道典型的题目(HDLBits第139题:简单Moore状态机的实现和HDLBits第140题:简单Mealy状态机的实现)分析两種状态机的异同和电路描述特点。一、状态机
STI浅结隔離
·
2023-11-30 04:00
HDLBits题目
有限状态机
verilog
fpga
moore状态机
mealy状态机
计算机组成原理--TPU
算是读书笔记吧极客时间--深入浅出计算机组成原理现场可编程门阵列--
FPGA
(Field-ProgrammableGateArray)
FPGA
本质上是一个可以通过编程,来控制硬件电路的芯片。
kirito_song
·
2023-11-29 17:38
【Intel
FPGA
】D5005 使用笔记
项目总目标,在AFU中实现xx算法+DDR1.
FPGA
device:1SX280HN2F43E2VG2.硬件架构图3.DDR信息4.FIM(FPAGInterfaceManager)TheFIMcontainsthe
FPGA
logictosupporttheaccelerators
茶茶酱和FPGA
·
2023-11-29 16:53
fpga开发
基于
FPGA
的五子棋游戏设计
基于
FPGA
的五子棋游戏设计本文基于
FPGA
设计五子棋游戏,使用按键输入,使用VGA接口输出。五子棋的棋具与围棋相同,棋子分为黑白两色,棋盘为10×10,棋子放置于棋盘线交叉点上。
LEEE@FPGA
·
2023-11-29 16:15
FPGA开发项目
fpga开发
游戏
DDR-MIG 学习记录
MIG调试总结:对vivado软件中用于控制DDR2/DDR3的控制器MIG(MemoryInterfaceGenerator)IP核进行了仿真测试,以学习如何用IP核来控制
FPGA
板载SDRAM的读写
little ur baby
·
2023-11-29 16:25
fpga开发
笔记-PC端wireshark采集
FPGA
数据的操作
wireshark采集
FPGA
的数据目录一、准备工作二、操作步骤一、准备工作1、软件:wireshark2、平台:PC(本人是win11)、带有以太网功能的zynq平台3、网线:用网线连接zynq板子和
彭飞万里
·
2023-11-29 16:20
fpga开发
笔记
wireshark
FPGA
万花筒之(七):
FPGA
实现神经网络加速的Hello World
姓名:张俸玺学号:20012100022学院:竹园三号书院转自https://blog.csdn.net/weixin_38712697/article/details/82818683【嵌牛导读】
FPGA
张俸玺20012100022
·
2023-11-29 13:18
C2--Vivado开发环境之bit生成,文件组成,代码固化2022-12-08
1.
FPGA
的开发流程
Fpga
代码的开发分为以下流程:设计定义(处于架构阶段,对需求进行定义,分析,模块划分)设计输入(verilogRTL代码输入、原理图)功能仿真分析和综合(由源文件综合编译runsynthesis
晓晓暮雨潇潇
·
2023-11-29 11:42
FPGA积累——基础篇
fpga开发
vivado
xilinx
FPGA
Verilog实现JK触发器 再实现模12加法计数器
JK触发器,无法仿真,代码如下,按照老师PPT写的`timescale1ns/1psmoduleJKtrigger(Q,CLK,RESET,SET,J,K);inputCLK,RESET,SET,J,K;outputQ;regQ;always@(posedgeCLKornegedgeRESETornegedgeSET)begin//异步复位与置位触发器的复位和置位与时钟信号无关//按照逻辑表达式写
Sharninjak
·
2023-11-29 10:23
FPGA
fpga开发
(91)Verilog实现D触发器
(91)Verilog实现D触发器1.1目录1)目录2)
FPGA
简介3)VerilogHDL简介4)Verilog实现D触发器5)结语1.2
FPGA
简介
FPGA
(FieldProgrammableGateArray
宁静致远dream
·
2023-11-29 10:19
fpga开发
Xilinx Zynq-7000系列
FPGA
多路视频处理:图像缩放+视频拼接显示,提供工程源码和技术支持
目录1、前言免责声明2、相关方案推荐
FPGA
图像处理方案
FPGA
图像缩放方案
FPGA
视频拼接叠加融合方案推荐3、设计思路详解HLS图像缩放介绍VideoMixer介绍4、vivado工程介绍PL端
FPGA
9527华安
·
2023-11-29 05:45
菜鸟FPGA图像处理专题
FPGA视频拼接叠加融合
FPGA图像缩放
fpga开发
音视频
Xilinx
Zynq
图像缩放
视频拼接
【
FPGA
】八、UART串口通信
文章目录前言一、UART简介1、基本概念2、UART协议3、波特率简介二、UART串口回环实验1、设计思路2、程序代码①串口接收模块②串口发送模块③串口顶层模块④串口仿真模块3、仿真验证总结前言在我们进行
FPGA
卡夫卡与海
·
2023-11-29 00:26
FPGA基础
人工智能
fpga开发
菜鸟学
FPGA
本菜鸟今天开始学习
FPGA
,每天分享学习进程。
z15190486824
·
2023-11-29 00:26
fpga开发
学习
SPI通讯
0.Intro本仓库实现两种基于SPI的
FPGA
与MCU通讯方式:类SRAM接口与指令解析。不论哪种方式,MCU都是通过修改
FPGA
内部一些控制寄存器的值实现对
FPGA
硬件的控制。
凉风有诗意
·
2023-11-29 00:56
嵌入式硬件
上一页
23
24
25
26
27
28
29
30
下一页
按字母分类:
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他