E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
FPGA基本知识
FPGA
时序分析实例篇(下)------底层资源刨析之FDCE和Carry进位链的合理利用
声明:本文章部分转载自傅里叶的猫,作者猫叔本文章部分转载自
FPGA
探索者,作者肉娃娃本文以Xilinx7系列
FPGA
底层资源为例。
芯想是陈
·
2024-01-16 10:40
FPGA
fpga开发
FPGA
节省资源篇------正确处理设计优先级
本文将介绍一种
FPGA
设计技术,该技术可以改变
FPGA
设计的规模大小和使用性能。单级逻辑你可以在Xilinx的
FPGA
中使用可配置逻辑块CLB中的查找表LUT和触发器DFF来实现简单的
芯想是陈
·
2024-01-16 10:40
FPGA
fpga开发
基于
FPGA
的UART多字节环回实验verilog代码(含帧头帧尾和解码部分)
带仿真工程,数据帧格式如下图:发送数据为:aaff03000E03B186100040011100000000000000110000000000111155CC效果如图:仿真效果图:参考以下文章和视频:
FPGA
芯想是陈
·
2024-01-16 10:10
FPGA
fpga开发
Verilog语法——6.测试文件使用for和random语句进行赋值
参考资料【明德扬_verilog零基础入门语法HDL仿真快速掌握-手把手教你写
FPGA
/ASIC代码设计流程中的应用】6.测试文件使用for和random语句进行赋值6.1for语句的使用题目要求:涉及到
鸥梨菌Honevid
·
2024-01-16 10:09
FPGA
fpga开发
FPGA
引脚 & Bank认知--
FPGA
选型的一些常识
关键字HPI/OBanks,HighperformanceTheHPI/Obanksaredeisgnedtomeettheperformancerequirementsofhigh-speedmemoryandotherchip-to-chipinterfacewithvoltagesupto1.8V.HRI/OBanks,HighRangeTheHRI/Obanksaredesignedtos
Kent Gu
·
2024-01-16 10:09
FPGA
fpga开发
【
FPGA
& Modsim】数字时钟
实验题目:数字时钟设计实验目的:掌握数字时钟的工作原理;掌握使用数字逻辑设计集成开发环境分模块设计数字时钟的方法。实验内容:1、创建一个数字时钟工程,使用六位数码管实时显示时/分/秒。3、时钟应具有稳定的计时功能,能够连续运行并准确显示时间。实验步骤:1、明确实验要求,确定系统功能,设计整体方案。2、按照实现功能将数字时钟设计系统划分为时钟基准、显示驱动、按键控制等模块。3、使用VerilogHD
去追远风
·
2024-01-16 10:39
FPGA学习记录
fpga开发
【
FPGA
& Modsim】序列检测
实验题目:序列检测器设计实验目的:掌握应用数字逻辑设计集成开发环境进行序列检测器设计的方法;掌握时序逻辑电路设计的过程。实验内容:1、设计一个序列检测器,用于检测输入数据中的特定序列“10010”。2、实现一个电路,当检测到该序列时,输出为1,否则为0。3、分析实验结果,验证电路的功能是否符合设计要求。实验步骤:1、在数字逻辑集成开发环境中新建一个序列检测器工程;2、编写VerilogHDL源程序
去追远风
·
2024-01-16 10:39
fpga开发
【
FPGA
& Verilog】4bitBCD码加法器+7段数码管
顶层文件:moduleadd_bcd(input[9:0]I_1,input[9:0]I_0,inputclk,inputrst_n,output[7:0]seg,output[7:0]value,outputselect,output[3:0]encode_1,output[3:0]encode_0,output[3:0]high_bit,output[3:0]low_bit);assignva
去追远风
·
2024-01-16 10:09
FPGA学习记录
fpga开发
数字前端/
FPGA
设计——握手与反压问题
声明:本文来自0431大小回前言:在芯片设计或者
FPGA
设计过程中,流水设计是经常用到的,但是考虑数据安全性,需要与前后级模块进行握手通信,这时候就需要对流水数据进行反压处理,本文将具体介绍握手与反压。
芯想是陈
·
2024-01-16 10:38
FPGA
fpga开发
嵌入式硬件
硬件架构
时空联合3D降噪算法
声明:以下文章转载自疯狂的
FPGA
,作者Crazy
FPGA
1为什么要降噪?
芯想是陈
·
2024-01-16 08:25
FPGA
3d
算法
计算机视觉
fpga开发
硬件工程
硬件架构
——让低年级学生记住
基本知识
的重要性
在学校里,大家会发现这样一种现象,就是在小学低年级的时候,成绩好的学生很多,尤其是一二年级,一考试,大部分学生的学习成绩都非常的棒。但是随着进入中高年级,慢慢的差的学生就多了起来,好学生的数量在逐渐下降。abe1eea3ca79fc28-c577ebdcb0f3dbcc-736d80f7ef4a9567ac215b2c65130fcc.jpg这是什么原因呢?中高年级学习退步的主要原因在于在低年级的
漠北以北01
·
2024-01-16 08:48
JSP--
基本知识
JSP,全称JavaServerPages,是一种动态的网页技术标准,是一个简化的Servlet,它与Servlet是JavaEE规范的两个基本成员。从本质上来讲,JSP就是Servlet,而它需要编译成Servlet才能运行。所以,有时候我们称JSP是生成Servlet的一个“草稿”。基本组成:静态数据,如HTMLJSP指令,如include指令JSP脚本元素和变量JSP动作用户自定义标签特点:
走出自己的未来
·
2024-01-16 08:58
-----【JAVA】
java
JSP
Trunk的作用和基本命令
Trunk一、trunk
基本知识
作用:可以同时传输多个VLAN只在两个交换机之间配置trunkTrunk封装:思科ISC和dot1q(通用)两种trunk模式:on(手动)和auto(自动协商二、trunk
永恒之月℡
·
2024-01-16 08:56
网络
【读书】小狗钱钱
书中提到很多投资理财方面的
基本知识
,是小白理财入门的必备书籍,如果你想学理财,不妨可以看看这本书。
琳夕的小角落
·
2024-01-16 04:36
FPGA
之LUT
由于
FPGA
需要被反复烧写,它实现组合逻辑的基本结构不可能像ASIC那样通过固定的与非门来完成,而只能采用一种易于反复配置的结构。
行者..................
·
2024-01-16 01:04
FPGA
fpga开发
FPGA
开发设计
一、概述
FPGA
是可编程逻辑器件的一种,本质上是一种高密度可编程逻辑器件。
FPGA
的灵活性高、开发周期短、并行性高、具备可重构特性,是一种广泛应用的半定制电路。
KGback
·
2024-01-16 00:27
#
FPGA
fpga开发
Day 22+1组189号杨柳+《登天的感觉》对这本书很好奇
看这本书的目录,了心理学的一些
基本知识
,关于心理咨询并不了解,尤其是在国内,大家普遍认为,总之,一般人不会去心
追逐sunshine
·
2024-01-15 22:45
68.一般的发展与掌握
基本知识
小学的最重要任务就是教给学生一定范围的牢固的知识和能力。“学会学习”,包括一系列与掌握知识有关的能力:阅读能力,书写能力,观察周围世界现象的能力,思考能力和用语言表达自己的思想的能力。这些能力就好比是工具,没有这些工具,要掌握知识是不可能的。我们必须精确的规定出:哪些东西是儿童必须深刻地识记和牢固地保持在记忆里的,哪些能力是儿童必须学会的。苏霍姆林斯基早在几十年前就明确的提出:要规定好孩子的学习的
吉林付巍巍
·
2024-01-15 22:34
FPGA
在工业缺陷检测上的应用实践
目录1.背景2.现状3.
FPGA
在工业缺陷检测中的优势4.
FPGA
在工业缺陷检测中的应用实践5.主流的检测算法6.工业缺陷检测及应用场景7.
FPGA
在工业缺陷检测中的未来发展趋势8.方法9.未来发展方向注意
SteveRocket
·
2024-01-15 19:20
FPGA进阶
fpga开发
C++(11)——string
前面通过前面篇文章介绍了中的各项
基本知识
。
起床写代码啦!
·
2024-01-15 18:43
C++
c++
开发语言
快速入门系列--AXI总线协议
最近想写一篇关于ZYNQ快速入门的文章,而由于ZYNQ的精髓实质上是如何建立ARM和
FPGA
之间的联系,所以准备先写一篇关于AXI协议快速入门的文章来打一下基础,也是顺便让我回忆一下AXI协议。
小林家的龙小年
·
2024-01-15 17:10
fpga开发
快速入门系列--
FPGA
中的时序分析与约束
一、前言时序分析,是所有的
FPGA
工程师在成长过程中都绕不开的技术,由于在一开始我们学
FPGA
的时候设计的系统都是低速简单的,所以就使得时序分析看起来好像并没有卵用,我不学我的系统照样可以跑起来啊,于是慢慢忽视了这一部分的学习
小林家的龙小年
·
2024-01-15 17:39
fpga开发
FPGA
中的乒乓操作思想
乒乓操作的思想乒乓操作主要是为了处理,输入时钟和输出时钟不匹配的问题,也可以算跨时钟处理对于乒乓操作我主要参考了野火的文档,以及下面这篇文章彻底弄懂乒乓操作与并行化_快,快去救列宁!的博客-CSDN博客_乒乓buffer下面开始进入正文比如假如我现在要处理一系列的数据,数据的输入时钟是100M,但是输出数据的时钟受外部的设备限制,只能有50M时钟,那么也就是说,在相同的时间内,输入了100个数据,
小林家的龙小年
·
2024-01-15 17:09
fpga开发
FPGA
流水线除法器(Verilog)原理及实现
FPGA
流水线除法器(Verilog)原理及实现流水线除法器原理 除法器的计算过程如下图所示。计算步骤假设数值的位宽为N。
锅巴不加盐
·
2024-01-15 17:07
FPGA学习
fpga开发
选择排序 | 冒泡排序 | C语言(详解)
一,选择排序1,
基本知识
对排序的双层for循环的理解:外层控制趟数,里层不断地对数组进行遍历。
NMBG22
·
2024-01-15 17:31
C语言阶段相关习题总览
数据结构
排序算法
算法
c语言
开发语言
FPGA
, CPU, GPU, ASIC区别,
FPGA
为何这么牛
一、为什么使用
FPGA
?众所周知,通用处理器(CPU)的摩尔定律已入暮年,而机器学习和Web服务的规模却在指数级增长。
自恋的情剩
·
2024-01-15 16:38
fpga开发
通过生成mcs、bin文件将程序固化到
FPGA
通过将程序固化到
FPGA
,可以做到断电不丢失程序,上电之后就自动启动程序的作用,整个固化步骤主要分为3步,一是修改约束文件,二是生成mcs或bin文件,三是将程序固化到开发板flash1.修改约束文件生成固化文件之前
EfunStudy
·
2024-01-15 14:00
fpga开发
揭秘小米手机被疯狂吐槽的存储扩容技术
认识闪存首先让我们来了解一些手机存储的
基本知识
。手机存储使用的是
萤火架构
·
2024-01-15 09:10
计算机基础
小米
存储扩容
闪存
磨损均衡
坏快管理
错误校正
性能优化
《你是我的荣耀》小短评
但也给我这个王者小白普及了一下这款游戏的
基本知识
。说真的,对于王者的英雄我是不知道怎样用技能的,记不住。基本我只想强辅助位,拿个最强辅助,默默推塔。2.这部剧牵扯了许多航空科研的东西。
XimaraMoMo
·
2024-01-15 09:09
【机器学习300问】7、怎么进行机器学习?机器学习的基本流程是什么?
一、写在前面也许你和我一样,在刚开始学习机器学习的
基本知识
的时候,学到了很多的零碎知识点,无法穿成线织成网,本文是机器学习中提纲挈领的一环,将和你一起将今后所有的知识点都捕捉在这张网中。
小oo呆
·
2024-01-15 08:54
【机器学习】
机器学习
人工智能
5、C语言:结构
结构结构的
基本知识
结构与函数传递结构结构数组、指向结构的指针自引用结构(二叉树)表查找类型定义(typedef)联合位字段结构也是一种数据类型。类似于int、char、double、float等。
TNTLWT
·
2024-01-15 07:10
C语言
c语言
开发语言
基于Java SSM框架实现雁门关风景区宣传网站项目【项目源码】计算机毕业设计
对于这个教程来说它并不需要你完全去了解这种语言,只要能快速融入web站点就可以,还可以进行一些
基本知识
的编程就可以。
学长是个程序员
·
2024-01-15 05:05
项目实践
java
课程设计
毕业设计
网页设计
spring
项目源码
雁门关风景区宣传网站
k8s实战从入门到上天系列第一篇:K8s微服务实战内容开篇介绍
第一章:开源ruoyi微服务简介基本使用第二章:k8s
基本知识
回顾、k3s集群搭建和基本使用第三章:微服务镜像构建第四章:中间件镜像构建第五章:微服务前后端部署第六章:基于SLB以及Trasfik访问第七章
岁岁种桃花儿
·
2024-01-15 05:32
#
docker和k8s
kubernetes
微服务
容器
docker
FPGA
概述
文章目录1.什么是
FPGA
2.学习
FPGA
有什么用3.学习
FPGA
需要何种先决条件1.什么是
FPGA
这个问题太low了,身处数字时代,从事电子信息行业,居然不知道
FPGA
?岂非笑谈?
中年阿甘
·
2024-01-15 05:28
我的FPGA学习
FPGA应用
FPGA入门
Bugzilla的快速入门指南(全网最详细)
目录一:在了解Bugzilla的使用前,先了解一些
基本知识
:1.什么是Bugzilla2.bug的来源3.bug的生命周期4.处理bug的所有角色:5.一个bug的生命周期:6.bugzilla使用时的基本流程图
YoYoYoWhatIsUp
·
2024-01-15 05:57
Bugzilla的配置和安装
功能测试
测试工具
模块测试
【NI国产替代】USB‑7846 Kintex-7 160T
FPGA
,500 kS/s多功能可重配置I/O设备
Kintex-7160T
FPGA
,500kS/s多功能可重配置I/O设备USB‑7846具有用户可编程
FPGA
,可用于高性能板载处理和对I/O信号进行直接控制,以确保系统定时和同步的完全灵活性。
深圳信迈科技DSP+ARM+FPGA
·
2024-01-15 02:32
国产NI虚拟仪器
fpga开发
NI国产替代
数据采集
Linux网络管理相关命令详解
今天继续给大家Linux
基本知识
,本文主要内容是Linux网络管理。
永远是少年啊
·
2024-01-14 23:58
Linux
linux
运维
网络
route
centos
具于xilinx
FPGA
的可动态配置DDS频率控制字的DDS IP核使用例程详解
目录1概述2IPexamples功能3IP使用例程4注意事项5DDSIPExamples下载位置1概述本文用于讲解xilinxIP的ddsipexamples(动态配置频率)的功能说明,方便使用者快速上手。2IPexamples功能本examples是月隐编写的针对DDS的使用demo,实现通过vio控制频率控制字来调整DDS的输出频率,为大家演示一个可动态配置DDS频率的例程。例程的平台:1)硬
风中月隐
·
2024-01-14 22:48
FPGA
fpga开发
DDS
频率控制字
vivado
xilinx
Java的
基本知识
积累
基本的Windows相关Dos命令:Dos命令在哪里编写:在Dos命令窗口当中编写Dos命令Dos命令窗口怎么打开?开始菜单-->运行-->输入cmd-->回车常见的Dos命令?—exit退出当前Dos命令窗口—cls清屏—Dos窗口中的内容怎么复制?在Dos窗口的任意位置,点击鼠标右键,然后选择标记。接下来选中要复制的内容,在Dos窗口的任意位置点击鼠标右键,此时被复制的内容已经在剪贴板上了。在
玖 萬
·
2024-01-14 18:58
java
开发语言
FPGA
_ZYNQ_XADC
提示:文章写完后,目录可以自动生成,如何生成可参考右边的帮助文档文章目录前言一、ADC介绍二、使用步骤1.搭建
FPGA
BD工程1.1新建工程1.2搭建
FPGA
BD工程1.3生成bit文件导入硬件加载SDK2
小白520号
·
2024-01-14 15:04
fpga
FPGA
---新手常见问题(
FPGA
_Vivado_Error)
1,如何快速找到开发板的各个功能管脚?1)查看用户手册2)网站查找开发板引脚信息表(主板引脚信息)3)相关论坛帖子2,生成bit文件不成功怎么办,问题原因和解决方法,以及例外解决方法?【错误现象】[DRCNSTD-1]UnspecifiedI/OStandard:4outof4logicalportsuseI/Ostandard(IOSTANDARD)value'DEFAULT',insteado
伊宇韵
·
2024-01-14 15:04
fpga开发
【
FPGA
】Xilinx_ZYNQ7Z020——6. PS定时器中断
文章目录6.PS定时器中断工程创建SDK下载调试6.PS定时器中断工程创建复制之前的ps_hello工程在弹出的对话框中填写新的工程名“ps_timer”,选择创建工程子目录PS里的定时器,因为不需要管脚输出,就不用配置管脚SDK运行SDK&
xyz_
·
2024-01-14 15:04
FPGA
ZYNQ PS端MIO的使用——
FPGA
Vitis篇
文章目录1.前言2.MIO介绍3.Vivado工程编写4.Vitis工程编写5.实验小结A.附录B.工程源码下载1.前言本实验介绍如何使用ZYNQ芯片PS端的MIO。MIO是ZYNQ芯片PS端的基础外设IO,可以连接诸如SPI,I2C,UART,GPIO等,通过Vivado软件设置,软件可以将信号通过MIO导出,同样也可以将信号通过EMIO(后续试验会介绍EMIO)连接到PL端的引脚上。MIO共有
BIGMAC_1017
·
2024-01-14 15:34
FPGA
fpga开发
verilog
arm
Xilinx_ZYNQ7020_自定义IP开发文档
建议将图片保存下来直接上传(img-2FaM6NWy-1582858270651)(media/aab71e0ee5f6d827823f26628900ce6d.png)]ZYNQ芯片的PL部分也就是
FPGA
weixin_43354598
·
2024-01-14 15:04
技术文档
实验记录
嵌入式
linux
fpga
Xilinx ZYNQ简介
ZYNQ是赛灵思公司(Xilinx)推出的新一代全可编程片上系统(APSoC),它将处理器的软件可编程性与
FPGA
的硬件可编程性进行完美整合,以提供无与伦比的系统性能、灵活性与可扩展性。
耐心的小黑
·
2024-01-14 15:33
#
ZYNQ学习笔记
fpga
zynq
arm
ALINX_ZYNQ_MPSoC开发平台
FPGA
教程:PL的点灯实验
前言目标:每秒翻转一次LED我会在前言中记录自己通过本实验学到的东西ZYNQ-7000的PL部分使用的时钟是200M的差分时钟,通过有源晶振提供(有源:一上电就产生时钟信号),而PS部分使用的也是有源时钟,但是是50M的单端时钟由于PL部分的200M差分时钟,因此需要使用IBUFDS将差分时钟转为单端时钟,如下图正文一、点灯设计程序要实现1秒翻转,就需要一个1秒的计数器,而使用的时钟是200M,那
崽崽今天要早睡
·
2024-01-14 15:02
#
▶FPGA入门例程
fpga开发
ZYNQ学习笔记(三)---Xilinx软件工具介绍与
FPGA
开发流程
由于我之前也没有接触过这类芯片,对
FPGA
以及VerilogHDL语言也只有一些粗浅的了解,我也是摸着石头过河,慢慢来。
Zhou1f_SUDA
·
2024-01-14 15:32
fpga
arm
FPGA
系统性学习笔记连载_Day4 Xilinx ZYNQ7000系列 PS、PL、AXI 、启动流程基本概念篇
四、ZYNQ芯片内部用硬件实现了AXI总线协议,包括9个物理接口,分别为AXI-GP0~AXIGP3,AXI-HP0~AXI-HP3,AXI-ACP接口。1、AXI_ACP接口,是ARM多核架构下定义的一种接口,中文翻译为加速器一致性端口,用来管理DMA之类的不带缓存的AXI外设,PS端是Slave接口。2、AXI_HP接口,是高性能/带宽的AXI3.0标准的接口,总共有四个,PL模块作为主设备连
ONEFPGA
·
2024-01-14 15:01
大数据
FPGA
_ZYNQ (PS端)开发流程(Xilinx软件工具介绍)
【前言】1.1XilinxZynqSoC系列针对不同的应用领域,Xilinx公司设计开发了各种逻辑资源规模和集成各种外设功能的ZynqSOC器件,包括专为成本优化的Zynq-7000平台,面向高性能实时计算应用领域的ZynqUltraScale+MPSoC,面向射频通信的ZynqUltraScale+RFSoC,以及具备高度可扩展特性的自适应加速平台ACAP。具体相关知识大家可以下去查询。1.2X
伊宇韵
·
2024-01-14 15:59
fpga开发
大脑幸福密码读后感
他讲述了一些关于神经系统和大脑功能的
基本知识
,并与幸福和情绪的相关研究结果相结合。通过这些实例,我开始意识到幸福并不是一种随机的感受,而是可以通过一些方法和技巧来培养和提升的。
铄铄麻麻
·
2024-01-14 14:27
上一页
20
21
22
23
24
25
26
27
下一页
按字母分类:
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他