FPGA学习之路

【FPGA & Verilog】手把手教你实现一个DDS信号发生器

信号发⽣器的设计与实现1.输出波形：⽅波（占空⽐50%）、锯⻮波、三⻆波、脉冲信号（占空⽐连续可调）、正弦波、任意波等2.输出频率：100KHz3.波形选择：使⽤拨码开关选择思路：使用FPGA搭建信号发生器
去追远风·2024-01-20 09:52

【FPGA & Verilog】使用教程 3-8译码器（原理图输⼊设计）

实验一：3-8译码器（原理图输⼊设计）⼀：实验⽬的1.了解3-8译码器的电路原理，掌握组合逻辑电路的设计⽅法2.掌握QuartusII软件原理图输⼊设计的流程⼆：实验内容2.1设计输⼊1.将3-8译码器A、B、C端作为输⼊，Y作为输出。2.其余引脚按照3-8译码器功能要求连接。2.2电路仿真1.激励⽂件的输⼊包含A、B、C的8种状态2.功能仿真三：实验报告1.给出3-8译码器的真值表：2.实验步骤
去追远风·2024-01-20 09:52

Linux学习之路--基础命令（4）

文章目录一、环境准备1.光盘文件放入光驱设备2.挂载光驱设备二、RPM软件包简介三、查询软件信息查询的软件（参数为软件名）四、安装RPM软件五、构建Yum软件包仓库六、Yum的使用七、命令补充一、环境准备1.光盘文件放入光驱设备2.挂载光驱设备[root@server1~]#mount/dev/cdrom/mnt/#临时挂载mount:/dev/sr0写保护，将以只读方式挂载[root@serve
Self -·2024-01-20 03:12

通过EMIF接口实现FPGA与DSP的高速连接（方法）

FPGA和DSP通过EMIF（ExternalMemoryInterface）接口连接是一种常见的高速数据通信方式。
AigcFox·2024-01-20 01:19

基于FPGA实现通信系统：Verilog与HLS的选择与应用

基于FPGA实现通信系统通常涉及使用硬件描述语言（HDL）来定义硬件电路的行为。Verilog是一种常用的HDL，适用于在FPGA上实现数字通信系统。
AigcFox·2024-01-20 01:19

FPGA时序分析与时序约束(四)——时序例外约束

目录一、时序例外约束1.1为什么需要时序例外约束1.2时序例外约束分类二、多周期约束2.1多周期约束语法2.2同频同相时钟的多周期约束2.3同频异相时钟的多周期约束2.4慢时钟域到快时钟域的多周期约束2.5快时钟域到慢时钟域的多周期约束三、虚假路径约束四、最大/最小延时约束一、时序例外约束1.1为什么需要时序例外约束在STA中时序分析工具默认的时序检查方式可能与实际情况不吻合，此时就需要额外增加一
STATEABC·2024-01-20 01:48

vivado RTL运行方法检查、分析方法报告、报告DRC

运行方法检查VivadoDesignSuite提供基于超快设计的自动化方法检查使用“报告方法论”命令的FPGA和SoC（UG949）方法论指南。
cckkppll·2024-01-19 22:42

vivado 调试设计

调试设计概述FPGA设计的调试是一个多步骤的迭代过程。
cckkppll·2024-01-19 22:42

go学习之路（2）——gorm/gin项目实现账号、用户信息表的创建，使用bcrypt密码加密，jwt实现登录状态校验功能(1)

本节承接自上篇，此篇将会创建账号用户信息表、使用bcrypt实现密码加密、jwt实现登录状态校验功能。1、创建账号信息，用户信息表并用账号信息表中的user_id关联两张表2、使用bcrypt对账号密码进行加密操作3、使用jwt实现登录状态的校验本项目代码详细参考地址https://github.com/jiangbo66666/gin-vue-microBlog1、创建账号信息，用户信息表并用账
是波哥哥呀·2024-01-19 22:46

基于FPGA的图像双边滤波实现,包括tb测试文件和MATLAB辅助验证

目录1.算法运行效果图预览2.算法运行软件版本3.部分核心程序4.算法理论概述4.1双边滤波数学模型4.2双边滤波的特性4.3FPGA实现架构5.算法完整程序工程1.算法运行效果图预览将FPGA数据导入到
简简单单做算法·2024-01-19 20:54

学习之路

晚上好佳诺#2020.1011#日精进Day18#目标Day100表现：10分体验：参加目标训练营感触：最近思想在做一些改变，如强迫自己接受学习是主动的，而非报名课程之后需要鞭策。这个点是自己也可能是多数人需要突破的点。目前还处在思维设限中，导致自己还没有定下目标去做。
Allan_佳诺·2024-01-19 18:30

2019-06-14

我的前端学习之路最近在闲暇之余在学习前端开发前端学习之第一步：下载webstorm，开发工具，发现前端开发工具很不友好，不像xcode那么简单易上手，光下载成功就花费了半天的时间，现在附上mac版下载包
c0986fa58b5e·2024-01-19 17:54

AI 内容分享(七)：加速计算，为何会成为 AI 时代的计算力“新宠”

目录什么是加速计算加速计算解决方案硬件GPU应用型专用集成电路ASIC现场可编程逻辑门阵列FPGA软件CUDAOpenCL网络加速计算应用场景生成式AI加快训练时间处理大型数据集创建复杂模型实时功能高效的计算梯度
之乎者也··2024-01-19 17:51

【终极主题营】千万条路中，找自己的路

所以，也开始了自己的学习之路。阅读量10万＋的文章提到，读书与不读书的人过的是不一样的人生。原本就喜欢读书，看小说的我，一下子好像找到了出路，抱起书本开始阅读。
懒惰的妮子·2024-01-19 17:23

闹闹的英语学习之路

和许多牛爸牛妈相比，我和闹妈都是英语水平很普通的爸妈，我们那时上初中才接触英语，到大学考完级，之后就基本把英语给扔了，英语学习都是为了应试，平时很少用，口语也很差。所以一开始我们对怎么给闹闹做英语启蒙，也是一点头绪也没有。最开始我收集了一些简单有趣的英文动画给闹闹看。直到闹闹上幼儿园中班，我们才给他报了一个北美英语培训班学习英语。现在外面的英语培训班很多，但其实也学不到很多东西。好处在于有个英语环
闹爸闹妈·2024-01-19 15:23

FPGA按钮消抖实验

本章利用FPGA内部来设计消抖，即采取软件消抖。按键的机械特性，决定着按键的抖动时间，一般抖动时间在5ms~10ms。消抖，也意味着，每次在按键闭合或松开期间，跳过
QYH2023·2024-01-19 13:56

FPGA引脚物理电平（内部资源，Select IO）-认知2

引脚电平TheSelectIOpinscanbeconfiguredtovariousI/Ostandards,bothsingle-endedanddifferential.•Single-endedI/Ostandards(e.g.,LVCMOS,LVTTL,HSTL,PCI,andSSTL)•DifferentialI/Ostandards(e.g.,LVDS,Mini_LVDS,RSDS,
Kent Gu·2024-01-19 13:25

FPGA物理引脚，原理（Pacakge and pinout）-认知3

画FPGA芯片引脚封装图（原理），第一是参考开发板(根据一下描述了解总览），第二是研究Datasheet.ASCIIPinoutFileZynq-7000AllProgrammableSoCPackagingandPinout
Kent Gu·2024-01-19 13:25

FPGA 多路分频器实验

1概述在FPGA中，时钟分频是经常用到的。本节课讲解2分频、3分频、4分频和8分频的Verilog实现并且学习generate语法功能的应。
QYH2023·2024-01-19 13:22

FPGA时序分析与时序约束（Vivado）

FPGA时序分析与时序约束（Vivado）（1）内部资源（2）传输模型分析（寄存器到寄存器）（3）时序约束操作1约束主时钟2约束衍生时钟3设置时钟组（4）查看报告（1）内部资源后缀L的这个单元中，会生成锁存器查看布线定位线路
云影点灯大师·2024-01-19 13:40

Python学习之路-数据库入门

Python学习之路-数据库入门简介数据库就是一种特殊的文件，其中存储着需要的数据。
geobuins·2024-01-19 12:11

Python学习之路-Python操作MySQL

Python学习之路-Python操作MySQL简介PyMySQLPyMySQL是在Python3.x版本中用于连接MySQL服务器的一个库，PyMySQL遵循Python数据库APIv2.0规范，并包含了
geobuins·2024-01-19 12:11

Python学习之路-MySQL进阶

Python学习之路-MySQL进阶视图前言对于复杂的查询，往往是有多个数据表进行关联查询而得到，如果数据库因为需求等原因发生了改变，为了保证查询出来的数据与之前相同，则需要在多个地方进行修改，维护起来非常麻烦
geobuins·2024-01-19 12:11

Python学习之路-正则表达式

Python学习之路-正则表达式简介正则表达式是计算机科学的一个概念。正则表达式使用单个字符串来描述、匹配一系列匹配某个句法规则的字符串。
geobuins·2024-01-19 12:36

会古通今随笔

一条是以书法史为脉络的书法发展衰变之路，另一条是会古通今博采约取的书法学习之路。一、会古和通今的认识基点孙过庭《书谱》：但右军之书,代多称习,良可据为宗匠,取立指归。岂惟会古通今,亦乃情深调合。
孤山踏歌·2024-01-19 08:35

《学习之道》:了解学习的十大坏的法则，和孩子一起避过学习之路上的十大坑！

学习有好的方法，会让我们事半功倍。而了解学习的十大坏的法则，同样可以让我们事半功倍，因为可以让我们主动避过学习过程中的十大坑，真正地改善我们的学习，避免我们进入假学习状态。那么到底有哪十大学习坏法则呢？第一，被动重复学习在生活中，我们常常会遇到对于一些文章的理解很慢，读一遍没有用，反复读也效果不好，这其实就是一种假学习。我们也会常常看到，有的孩子在语文学习的过程中，字词和课文的默写总是有错别字。于
菜园小记·2024-01-19 08:23

react学习之路二：路由守卫-判断登录状态

以下内容全部是vue转react学习过程中的笔记，难免有错误，仅供参考一、vue的路由守卫vue-router提供了内置的APIrouter.beforeEach()在这个方法里面，我们可以判断登录状态来拦截路由的跳转二、react-router-domV5版本没有内置API（其它版本未知）路由守卫的最终目的是对路由对应组件的渲染进行拦截，所以只需要在render路由组件的地方，先判断登录条件，然
qinleo007·2024-01-19 04:49

编程判断输入一个文件是否为可执行文件_【正点原子FPGA连载】第三章Linux C编程入门-领航者ZYNQ之linux开发指南...

&id=6061601087613）全套实验源码+手册+视频下载地址：http://www.openedv.com/docs/boards/fpga/zdyz_linhanz.html4）对正点原子FPGA
weixin_39976153·2024-01-19 02:33

《RVfpga：理解计算机体系结构》3.0 版本更新上线

《RVfpga：理解计算机体系结构》3.0版本更新上线，扫码进入官网注册申请获取。
Imagination官方博客·2024-01-19 00:27

【学习之路】Multi Agent Reinforcement Learning框架与代码

【学习之路】MultiAgentReiforcementLearning框架与代码Introduction国庆期间，有个客户找我写个代码，是强化学习相关的，但我没学过，心里那是一个慌，不过好在经过详细的调研以及自身的实力
lzl2040·2024-01-18 23:16

南京观海微电子----Verilog流水线设计——Pipeline

1.前言在工程师实际开发过程中，可能会经常遇到这样的需求：数据从数据源端不断地持续输入FPGA，FPGA需要对数据进行处理，最后将处理好的数据输出至客户端。在数据处理过程中，可能需要一系列的处理步骤。
9亿少女的噩梦·2024-01-18 22:33

Altium Designer简介以及下载安装

一、AltiumDesigner简介AltiumDesigner是一款功能强大的电子设计自动化（EDA）软件，用于设计和开发PrintedCircuitBoard（PCB）和FPGA（Field-ProgrammableGateArray
@daiwei·2024-01-18 21:45

基于Xilinx的Kintex-7系列XC7K325T的硬件加速卡

产品型号:B-PCIE-K7F5XILINX的Kintex-7系列FPGA处理器B-PCIE-K7F5是一款基于PCIExpress总线架构的高性能FPGA算法加速卡，该板卡采用Xilinx的高性能28nm7
打怪升级ing·2024-01-18 21:07

光纤数据转发卡学习资料保存：基于Xilinx Kintex-7 XC7K325T 的FMC/千兆以太网/SATA/四路光纤数据转发卡

基于XilinxKintex-7XC7K325T的FMC/千兆以太网/SATA/四路光纤数据转发卡一.板卡概述本板卡基于Xilinx公司的FPGAXC7K325T-2FFG900芯片，pin_to_pin
hexiaoyan827·2024-01-18 21:35

基于Xilinx Kintex-7 FPGA K7 XC7K325T PCIeX8 四路光纤卡 光纤PCIe卡

基于XilinxKintex-7FPGAK7XC7K325TPCIeX8四路光纤卡一、板卡概述板卡主芯片采用Xilinx公司的XC7K325T-2FFG900FPGA，pin_to_pin兼容FPGAXC7K410T
hexiaoyan827·2024-01-18 21:35

基于Xilinx Kintex-7 FPGA K7 XC7K325T PCIeX8 四路光纤卡226

基于XilinxKintex-7FPGAK7XC7K325TPCIeX8四路光纤卡正在上传…重新上传取消一、板卡概述板卡主芯片采用Xilinx公司的XC7K325T-2FFG900FPGA，pin_to_pin
hexiaoyan827·2024-01-18 21:35

基于Xilinx K7-410T的高速DAC之AD9129开发笔记（一）

引言：从本文开始，我们介绍下项目中设计的并行LVDS高速DAC接口设计，包括DAC与FPGA硬件接口设计、软件设计等。
FPGA技术实战·2024-01-18 21:34

提高Xilinx FPGA Flash下载速度

最近在编写完FPGA逻辑，成功生成.bin文件后，可以通过Vivado软件进行设置，提高烧写速度。操作如下：（1）布局布线完成后，点击OpenImplementation。
FPGA技术实战·2024-01-18 21:04

Xilinx FPGA DDR3设计（三）DDR3 IP核详解及读写测试

01.DDR3IP核概述7系列FPGADDR接口解决方案如图1所示。
FPGA技术实战·2024-01-18 21:04

SOM-TLK7是一款基于Xilinx Kintex-7系列FPGA自主研发的核心板

核心板简介基于XilinxKintex-7系列FPGA处理器；FPGA芯片型号为XC7K325T-2FFG676I，兼容XC7K160T/410T-2FFG676I，NORFLASH256Mbit，DDR3512M
Tronlong创龙·2024-01-18 21:34

创龙基于Xilinx Kintex-7系列高性价比FPGA开发板SFP+接口

处理器XilinxKintex-7系列FPGA处理器，芯片型号为XC7K325T-2FFG676I，兼容XC7K160T/410T-2FFG676I，高达326K逻辑单元，840个DSPSlice，硬件如下图
Tronlong_·2024-01-18 21:34

关于7系列FPGA LVDS和LVDS_25 I/O Bank兼容问题

说明：我们在设计外设和Xilinx7系列FPGA互联时，经常会用到LVDS接口。如何正确的保证器件之间的互联呢？本博文整理了Xilinx官方相关技术问答，希望能给开发者一些指导。
FPGA技术实战·2024-01-18 21:34

明德扬FPGA开发板XILINX-K7核心板Kintex7 XC7K325 410T工业级

MP5650核心板采用XILINX公司Kintex-7系列的XC7K325T-2FFG900I/XC7K410T-2FFG900I作为主控制器，核心板采用4个0.5mm间距120Pin镀金连接器与母板连接，核心板四个脚放置了4个3.5mm固定孔，此孔可以与底板通过螺丝紧固，确保了在强烈震动的环境下稳定运行。这款MP5650核心板能够方便用户对核心板的二次开发利用。核心板使用XILINX的KINTE
MDYFPGA·2024-01-18 21:03

基于Xilinx K7-410T的高速DAC之AD9129开发笔记（二）

本篇我们重点介绍下项目中FPGA与AD9129互联的原理图设计，包括LVDSIO接口设计、时钟电路以、供电设计以及PCB设计。
FPGA技术实战·2024-01-18 21:03

一起走的学习之路（493）

这两天感觉自己的学习效率非常低。可能是因为在过节期间忙着搬新家，每天都在忙，这些事儿，所以都没有进行学习。有空闲的时间也在淘宝上刷一刷，买一些东西。可能正是因为这样让自己思想又一次放松了下来，现在拿起书本都很难进入状态。本来想着今天回家就好好的开始看看书。但是又遇到其他的情况，又没能按照预期的计划进行，只能完成好这些家务之后，又已经是现在这个时候了。自己的内心也觉得，每次想抽空来学习的时候，你总会
小米雨路·2024-01-18 18:46

生活的意义，终身学习

今天看了终身学习这个视频，主要讲作者黄征宇，为了寻找人生的答案，他用1年的时光，旅行10万公里，花费了50万美元，向20多位的世界顶级大师求教，由此走上终身学习之路。
Yingzi95·2024-01-18 17:33

Golang学习之路一七fmt的使用

Golang学习之路一七fmt的使用格式化参数列表格式含义%%一个%字面量%b一个二进制整数值(基数为2)，或者是一个(高级的)用科学计数法表示的指数为2的浮点数%c字符型。
阿亮说技术·2024-01-18 17:12

FPGA之 寄存器、触发器、锁存器

每个slice有8个存储元素，每个存储元素如下图所示：其中四个为DFF/LATCH,可以配置为边沿触发D型触发器或电平敏感锁存器输入上图。D输入可以通过AFFMUX,BFFMUX,CFFMUX或DFFMUX的LUT输出直接驱动,也可以通过AX,BX,CX或DX输入绕过函数发生器的BYPASSslice输入直接驱动。当配置为锁存器时，当CLK为低电平时，锁存器是透明的。另外四个为仅为DFF,它们只能
行者..................·2024-01-18 16:23

FPGA的电路结构概述

文章目录1.引言2.FPGA的一般结构2.1概要2.2FPGA三部分构成间的关系：3.小结1.引言结构决定原理。原理未必决定结构。理解FPGA结构，进而能阐明其工作原理很有必要。
中年阿甘·2024-01-18 13:48

Python学习之路——异常捕获

一、什么是异常当检测到一个错误时，Python解释器就无法继续执行了，反而出现了一些错误的提示，这就是所谓的“异常”，也就是bug二、异常的捕获方法当我们的程序遇到bug，那么就下来有两种情况①整个程序因为一个bug停止运行②对bug进行提示，整个程序继续运行捕获异常的作用在于：提前假设某处会出现异常，做好提前准备，当真的出现异常的时候，可以有后续手段。1、捕获常规异常（一）基本语法try:可能发
墨白001·2024-01-18 08:29
上一页 11 12 13 14 15 16 17 18 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他