FPGA学习之路

FPGA学习之嵌入式硬件系统（SOPC）概述（软硬件设计）

FPGA学习之嵌入式硬件系统（SOPC）概述（软硬件设计）首先我们知道FPGA可以实现充当完整微处理器的逻辑，并且提供许多灵活性选项。下图体现出FPGA器件为何是现场可编辑门阵列器件。
硬件嘟嘟嘟·2024-01-30 08:53

应届生把FPGA学到什么程度可以找工作？

在FPGA（Field-ProgrammableGateArray）领域找到工作通常需要一定的基础知识和专业技能。那应届生把FPGA学到什么程度可以找工作？
宸极FPGA_IC·2024-01-30 08:13

对嵌入式FPGA的详解

嵌入式FPGA(eFPGA)是指将一个或多个FPGA以IP的形式嵌入ASIC，ASSP或SoC等芯片中。换句话说，eFPG
C123001·2024-01-30 08:42

学fpga和还是嵌入式?

2、FPGA：它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物，是作为专用集成电路(ASIC)领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克
宸极FPGA_IC·2024-01-30 08:40

教育是一条铺满荆棘的学习之路

月初的时候去到北京，跟金老师取教育学习的经，在回来的路上，学习分享已经写好了，本来早就该把这篇收获分享给大家，因为当时只写了文字版，一直没有空转成电脑版，今天忙里偷闲，跟大家聊聊我的收获和做到。学习收获分为三个部分:一、自身的改变和提升二、教育孩子的三个法宝三、如何学习在金老师这里，我来时的问题一一解开。来的路上还心内心焦灼我，在跟进老师聊完的那一刻豁然开朗。首先说自身的改变和提升，这个人自知之明
宝宝的避风港·2024-01-30 08:46

Python学习之路-Django基础:类视图与中间件

Python学习之路-Django基础:类视图与中间件类视图引入以函数的方式定义的视图称为函数视图，函数视图便于理解。
geobuins·2024-01-30 08:58

filenet市值将在2023年超过比特币，区块链有ipfs会更好

从2008年比特币诞生之初开始，数字货币的“挖矿”经历了五个时代：CPU挖矿，GPU挖矿，FPGA挖矿，ASIC挖矿，大规模集群挖矿。
区小楼·2024-01-30 07:35

音视频学习之路--C++

前言C和C++作为学习音视频技术首要具备的语言基础，所以十分必要学习和复习一下之前学习C++语言基础。这里IDE和环境配置在前面C语言复习的文章里已经说过了，还是使用CLion这个软件，话不多说，直接开始学习。正文C++作为一门用途更广、功能更齐全的语言，其知识深度很深，所以这里也就复习、学习一些基本知识点，等后续在实际项目中有遇到难点再进行补充。helloworld创建完一个C++项目，还是打印
蜗牛是不是牛·2024-01-30 07:21

Python学习之路-Django基础:请求与响应

Python学习之路-Django基础:请求与响应请求简介回想一下，利用HTTP协议向服务器传参有几种途径？
geobuins·2024-01-30 07:34

基于FPGA实现Aurora高速串行接口

0本文目录1）Aurora简介2）FPGA简介3）系统设计4）逻辑设计5）模块设计6）AuroraIP核简介7）AuroraIP核定制8）Aurora协议特点9）结束语1Aurora简介1）采用并行方式传输高速的数据流有很多设计难点
宁静致远dream·2024-01-30 07:49

FPGA光纤Aurora_8B_10B

本章基于Vivado开发工具中Aurora的IP核进行验证。本章包括了光纤眼图的验证、单个Aurora核下板验证、两个Aurora核下板验证。光纤接口眼图验证在协议的选项中，本次实验采用的是Custom（自定义模式）。LineRate（行速率）选项在QPLL/CPLL都支持的情况下带宽为0.6Gb/s到6.5Gb/s，本次实验选择了带宽3.125Gb/s。米联客发板的输入的差分时钟为156.250
小五头·2024-01-30 07:14

金英 沧州焦点解决初64中17，本周第四次约练，第五次约练，总第365次，第366次分享，坚持分享第78天

第365次分享：本地读书约练，成为SFBT咨询师的学习之路。SFBT的特点是目标导向、正向导向、改变导向、行动导向，不加评判，开放未知尊重欣赏的态度及一系列的问句作为润滑剂。
守护甜心·2024-01-30 02:40

一起走的学习之路(五十八)

投资的条件：只要你愿意。正如笑来老师所讲，大多数人一谈到投资首先想到的就是资本，我们总认为，投资是属于那些有钱人的活动，因为觉得做什么都需要钱，没有钱什么都是空想。可以投资不仅仅是金钱领域才有投资，任何一个领域都是投资。有对自身价值的投资、有对财务的投资、有对某个艺术品的投资，我想可以分类来进行区分，这样只要你愿意，任何时候，任何方式都可以开始你的投资。财务投资如果“有钱才能投资”这个概念在你的脑
小米雨路·2024-01-29 23:03

对“执行力”的最好注解

最初，只是告诉自己必须学习，就这样决然而然地踏上了学习之路，最初的开始异常艰难，试想：平时连教案、教参都懒得翻阅的人，要开
张松利·2024-01-29 18:35

9Go语言基础之函数

本文是李文周的博客go语言学习之路的目录提要版，方便复习查看使用，原文参见文章连接：https://www.liwenzhou.com/posts/Go/go_menu/函数是组织好的、可重复使用的、用于执行指定任务的代码块
SEVEN大姚·2024-01-29 18:32

开启编程的学习之路

一、自我介绍我是来自西安邮电大学的一名计算机科学与技术专业的大一学生，今天起正式开启有规划的编程学习。二、编程的目标希望未来能拿个好offer，在蓝桥杯比赛中得奖。三、学习编程的方法跟着网课上的老师一同学习，将学到的知识不断更新自己的博客，并多刷题来进行巩固。四、每周花费的时间目前在假期中每天会花费4个小时左右，一周也就是30个小时左右，开学后可能一周会花费15到20个小时之间。五、最想进的公司那
三千水笙·2024-01-29 16:07

ISE中逻辑分析仪ChipScope的使用

基本上采用了典型外部逻辑分析仪的理念和功能，却无需额外的逻辑分析设备、测试I/O、电路板走线和探点，只要建立一个对应的文件并做相关设置后，与当前工程捆绑编译，用一根JTAG接口的下载电缆连接到要调试的FPGA
YprgDay·2024-01-29 15:47

Vivado中嵌入式逻辑分析仪ILA的使用（2）

FPGA综合出来的电路都在芯片内部，基本上是没法用示波器或者逻辑分析仪器去测量信号的，所以xilinx等厂家就发明了内置的逻辑分析仪。
Pilgrim2017·2024-01-29 15:16

【FPGA】：ip核--Divider(除法器)

本文转自：【FPGA】：ip核–Divider(除法器)二、Divider(除法器)概述除法器顾名思义，用来做除法运算。
岁岁人如旧·2024-01-29 13:10

FPGA逻辑资源评估之BRAM（以Xilinx为例）

在FPGA逻辑设计时，需要参考所需逻辑资源对FPGA进行选型，其中一项就是对BRAM的评估，在这里以xilinxUltraSCALE+系列FPGA为例，对BRAM进行简单介绍。
wkonghua·2024-01-29 13:38

FPGA实现八位数字抢答器设计

一.设计要求八位数字抢答器设计要求：抢答器同时供8名选手或8个代表队比赛，分别用8个按钮S0~S7表示。设置一个系统清除和抢答控制开关S，该开关由主持人控制。抢答器具有锁存与显示功能。即选手按动按钮，锁存相应的编号，并在优先抢答选手的编号一直保持到主持人将系统清除为止。抢答器具有定时抢答功能，且一次抢答的时间由主持人设定（如,30秒）。当主持人启动"开始"键后，定时器进行减计时，同时扬声器发出短暂
FPGA之旅·2024-01-29 13:08

FPGA抢答器设计

设计一抢答器，要求如下：抢答台数为6；具有抢答开始后20s倒计时，20秒倒计时后6人抢答显示超时，并报警；能显示超前抢答台号并显示犯规报警；系统复位后进入抢答状态，当有一路抢答按键按下，该路抢答信号将其余各路抢答信号封锁，同时铃声响起，直至该路按键松开，显示牌显示该路抢答台号。clk时钟信号b1~b6抢答按钮reset复位按钮shield屏蔽标志位stop倒计时暂停标志位show显示器alarm1
wef@~@·2024-01-29 13:38

URAM和BRAM 的区别

无论是7系列FPGA、UltraScale还是UltraScalePlus系列FPGA，都包含BlockRAM（BRAM），但只有UltraScalePlus芯片有UltraRAM也就是我们所说的URAM
shenlansee·2024-01-29 13:37

Xilinx FPGA BRAM使用方法

BRAM使用方法在利用fpga进行数据处理的过程中，对高速数据采集或者传输的过程中，需要对数据尽心缓存，缓存一般有两种不同的方法，一种是FIFO，一种是RAM，FIFO在vivado中提供IP核，FIFO
一支绝命钩·2024-01-29 13:36

FPGA | BRAM和DRAM

BRAM(BlockRAM)Blockram由一定数量固定大小的存储块构成的，使用BLOCKRAM资源不占用额外的逻辑资源，并且速度快。但是使用的时候消耗的BLOCKRAM资源是其块大小的整数倍。如Xilinx公司的结构中每个BRAM有36Kbit的容量，既可以作为一个36Kbit的存储器使用，也可以拆分为两个独立的18Kbit存储器使用。反过来相邻两个BRAM可以结合起来实现72Kbit存储器，
初雪白了头·2024-01-29 13:35

Xilinx 7系列 BRAM概述

Xilinx7系列FPGA中的块RAM可存储36Kb的数据，可以配置为两个独立的18KbRAM或一个36KbRAM。
FPGA自学笔记分享·2024-01-29 13:34

FPGA中除法器IP核乘法器IP核使用

FPGA中除法器IP核乘法器IP使用1.除法器IP核有两种，3.0是最大支持32bit的被除数除数；4.0是最大支持64bit的被除数除数；研究电机时需要计算步数，都仅仅需要32bit因此选择3.0；2
小时姐姐·2024-01-29 13:04

用FPGA实现多人抢答器

测试题目“三人抢答器”要求：（1）答题开始后，由主持人按下“开始”键后进入抢答环节；（2）每人一个抢答按钮，有人抢答成功后，其他人再抢答无效；（3）当某人抢答成功时，抢答器系统发出半秒的低频音，并在数码管上显示该组别序号；（4）每个人初始分数为0，抢答成功得到一分，并在数码管上显示3人的得分；（每人分配一个数码管用于显示分数，显示“0~9”）（5）抢答成功后，10秒倒计时，并在数码管上显示。倒计时
m0_54472634·2024-01-29 13:33

基于FPGA的4路抢答器verilog，quartus

名称：基于FPGA的4路抢答器verilog（代码在文末付费下载）软件：Quartus语言：Verilog要求：1.主持人具有最高优先级，实现4路公平抢答判决。2.具有选手提前抢答和抢答成功指示。
FPGA代码库·2024-01-29 13:03

[转]Bram和Dram的区别

2、bram有较大的存储空间，是fpga定制的ram资源；而dram是逻辑单元拼出来的，浪费LUT资源3、dram使用更灵活方便些补充：在XilinxAsynchronousFIFOCORE的使用时，有两种
ddk43521·2024-01-29 13:02

【FPGA教程案例11】基于vivado核的除法器设计与实现

FPGA教程目录MATLAB教程目录-----------------------------------------------------------------------------------
fpga和matlab·2024-01-29 13:32

为什么时序逻辑电路会落后一拍？

FPGA初学者可能经常听到一句话：“时序逻辑电路，或者说用<=输出的电路会延迟（落后）一个时钟周期。”但在仿真过程中经常会发现不符合这一“定律”的现象–明明是在仿真时序逻辑，怎么输出不会落后一拍？
单刀FPGA·2024-01-29 13:30

数字式竞赛抢答器(基于Quartus的原理图设计)FPGA

数字式竞赛抢答器(基于Quartus的原理图设计)FPGA一.设计思路二.实现过程1.第一信号鉴别锁存模块+犯规电路(1)使用器件74175，带公共时钟和复位四D触发器(2)原理a.比赛开始前，主持人复位按钮
月月如常·2024-01-29 13:30

【FPGA】Verilog描述电路的三种方式（结构化、数据流和行为化）

前言众所周知，Verilog是作为一种HDL（HardwareDescriptionLanguage，硬件描述语言）出现的，它的主要功能是在不同的抽象层级上描述电路，从而实现电路设计。那么到底该如何描述电路？Verilog提供了3种不同的方式：结构化描述方式（结构模型，StructuralModeling）数据流描述方式（数据模型，Dataflowmodeling）行为级描述方式（行为模型，Beh
单刀FPGA·2024-01-29 13:59

xilinx FPGA 除法器ip核（divider）的使用（VHDL&Vivado）

一、创建除法ip核vivado的除法器ip核有三种类型，跟ISE相比多了一个LuMult类型，总结来说就是LuMult：使用了DSP切片、块RAM和少量的FPGA逻辑原语（寄存器和lut），所以和Radix2
坚持每天写程序·2024-01-29 13:58

FPGA原理与结构（8）——块RAM（Block RAM,BRAM）

系列文章目录：FPGA原理与结构（0）——目录与传送门一、BRAM简介大家对于RAM应该并不陌生，RAM就是一张可读可写的存储表，它经常被拿来与ROM进行对比，相比之下，ROM只可读。
apple_ttt·2024-01-29 13:28

FPGA 通过 UDP 以太网传输 JPEG 压缩图片

FPGA通过UDP以太网传输JPEG压缩图片简介在FPGA上实现了JPEG压缩和UDP以太网传输。
OpenFPGA·2024-01-29 13:23

17Go语言基础之单元测试

本文是李文周的博客go语言学习之路的目录提要版，方便复习查看使用，原文参见文章连接：https://www.liwenzhou.com/posts/Go/go_menu/不写测试的开发不是好程序员。
SEVEN大姚·2024-01-29 13:14

Android学习之路(25) Theme和Style

1、官方详细解读样式和主题背景|Android开发者|AndroidDevelopers2、应用场景类似web设计中css样式。将应用设计的细节与界面的结构和行为分开。样式style：应用于单个View的外观。样式可以指定字体颜色、字号、背景颜色等属性主题theme：虽然他可以像style一样应用于某个view，但规范使用的话还是在整个app、单独的activity、某个视图层次结构layout3
星如雨ｸﾞｯ!(๑•̀ㅂ•́)و✧·2024-01-29 12:27

AI 黑科技，老照片修复，模糊变高清

我拿“自己”的旧照片试了一下，先看效果对比：右侧为修复后只看人脸部分GFPGANhttps://arxiv.org/pdf/2101.04061.pdfFPGAN算法由腾讯PCGARC实验室提出，其相关论文已被
统计学家·2024-01-29 11:04

Hadoop学习之路（七） MapReduce框架Partitioner分区

Partitioner分区的作用是什么？在进行MapReduce计算时，有时候需要把最终输出数据分到不同的文件中，比如按照省份划分的话，需要把同一省份的数据放到一个文件中；按照性别划分的话，需要把同一性别的数据放到一个文件中。我们知道最终的输出数据是来自于Reducer任务。那么如果要得到多个文件，意味着有相同数量的Reducer任务在运行。Reducer任务的数据来自于Mapper任务，也就是M
shine_rainbow·2024-01-29 10:26

单板计算机(SBC)-片上系统(SOC)嵌入式C++和FPGA(VHDL)

要点：片上系统/单板计算机嵌入式C++及VHDL编程单板计算机(RaspberryPi)C++实现MQTT监控房间门锁，灯光，并使用RESTful提示状态单板计算机(ESP8266)C++无线网络MQTT土壤湿度监测仪，实现HTTP服务器，创建网页版监控界面，构建ESP8266监控固件，单板计算机集成到IP网络，添加二氧化碳检测传感器，使用GPIO和PWM控制继电器和直流压控风扇片上系统(SOC)
亚图跨际·2024-01-29 08:26

南京观海微电子---如何减少时序报告中的逻辑延迟

1.引言在FPGA逻辑电路设计中，FPGA设计能达到的最高性能往往由以下因素决定：▪工作时钟偏移和时钟不确定性；▪逻辑延迟：在一个时钟周期内信号经过的逻辑量；▪网络或路径延迟：Vivado布局布线后引入的延迟量
9亿少女的噩梦·2024-01-29 08:24

一起走的学习之路(229)

不畏惧一个人办事越来越发现，现在不管是什么样的任务交到我手上，我都不会害怕。记得以前在单位里最害怕的就是，领导说要写什么稿子，那时候在听到这些消息的时候，自己就会显得无比的焦虑和恐慌，而且很害怕去完成这些任务。现在不知道是不是西以为常了，不管领导说要写多少，多少东西，自己都觉得很坦然，而且基本上会在比较快速的一个时间内完成，并不是因为自己的能力提高了多少，而是自己通过学习和磨练，已经无所畏惧任何事
小米雨路·2024-01-29 07:04

HPS SoC和FPGA联合使用例程

本教程演示了如何使用HPS/ARM与FPGA进行通信。我们将为DE10标准开发板介绍如何根据官方的DE10_Standard_GHRD工程开发出自己的My_GRHD工程。
zhou_sking·2024-01-29 05:41

FPGA中的HPS

使用轻量级HPS-to-FPGA桥接器连接需要由HPS控制的IP（轻量级HPS到FPGA桥接器允许HPS中的主设备访问SoC器件的FPGA部分中的内存映射控制的从端口。
whocarea·2024-01-29 05:41

quartus如何烧写FPGA程序

1.连接好JTAG线，点击烧写按钮2.选择USB串口3.生成jic文件，点击File-CoventProgrammingFile...-根据芯片型号选择正确的4.删除旧版本程序，添加新版程序4.勾选前两项
徐徐如风XR·2024-01-29 05:41

Quartus FPGA JTAG配置芯片固化(Cyclone IV）

CycloneIV配置芯片固化FPGA有三种配置下载方式：主动配置方式(AS)，被动配置方式(PS)和最常用的基于JTAG的配置方式。
闲庭信步sss·2024-01-29 05:09

Modelsim SE 10.5安装教程

大学老师爱教VHDL语言，但是进入社会以后，基本都是VerilogHDL语言，简单易学，建议用Verilog来仿真与做FPGA工程。一、资源：Modelsim_
GBXLUO·2024-01-29 05:08

FPGA硬核与软核处理器有什么区别和联系？

关注、星标公众号，直达精彩内容作者：wcc149软核处理器SOPC技术，即软核处理器，最早是由Altera公司提出来的，它是基于FPGA的SOC片上系统设计技术。
Hack电子·2024-01-29 05:33
上一页 7 8 9 10 11 12 13 14 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他