FPGA学习总结

xilinx FPGA 乘法器 除法器 开方 IP核的使用（VHDL&ISE）

目录一、乘法器ip核1.新建工程之后建一个ip核文件：2.配置ip核：3.编写顶层文件或者激励文件：第一种情况：这个是加了ce的第二种情况：这个是加了ce和sclr的第三种情况：这个是不加使能的乘法器的正确使用：第二天的新进展：最高位是1结果之所以出问题，是因为设置的时候我忘了改了，那个输入的类型默认是signed，即有符号位，大家一定要看清楚哟，按照自己需求，看是否设置最高位为有符号位二、除法器
坚持每天写程序·2024-02-20 21:30

数字信号处理基础----xilinx除法器IP使用

但在一些特殊情况下，希望采用乘除法，这时候在FPGA当中就需要专用的IP了。乘除法在FPGA当中实现起来是比较困难的一件事情。
black_pigeon·2024-02-20 21:27

进化吧大白学习总结：系统思维解决问题六步法

最近，大白在学习和训练逻辑思维的能力，今天要分享的是系统思维解决问题的能力，是永澄老师一次共读中分享的一个工具方法，如下图：今天，大白又深度的学习了一下，并把内容做成了思维导图，在这里分享出来。系统思维解决问题六部法分别是：确定问题、要因分析、确认方案、制定计划、实施方案、评价结果。接下来，大白把自己理解的部分分享出来，至于内容理解的深与浅，目前不重要，关键是学习输出，当然，理解有误或有需要补充的
玄清1345·2024-02-20 16:06

2.19学习总结

1.中位数2.统计和3.铺设道路4.岛屿个数5.冶炼金属6.飞机降落7.接龙数列中位数https://www.luogu.com.cn/problem/P1168题目描述给定一个长度为�N的非负整数序列�A，对于前奇数项求中位数。输入格式第一行一个正整数�N。第二行�N个正整数�1…�A1…N。输出格式共⌊�+12⌋⌊2N+1⌋行，第�i行为�1…2�−1A1…2i−1的中位数。输入输出样例输入#
啊这泪目了·2024-02-20 15:05

学习总结18

#营救##题目背景“咚咚咚……”“查水表！”原来是查水表来了，现在哪里找这么热心上门的查表员啊！小明感动得热泪盈眶，开起了门……##题目描述妈妈下班回家，街坊邻居说小明被一群陌生人强行押上了警车！妈妈丰富的经验告诉她小明被带到了t区，而自己在s区。该市有m条大道连接n个区，一条大道将两个区相连接，每个大道有一个拥挤度。小明的妈妈虽然很着急，但是不愿意拥挤的人潮冲乱了她优雅的步伐。所以请你帮她规划一
GGJJM·2024-02-20 14:04

学习总结17

#无线通讯网##题目描述国防部计划用无线网络连接若干个边防哨所。2种不同的通讯技术用来搭建无线网络；每个边防哨所都要配备无线电收发器；有一些哨所还可以增配卫星电话。任意两个配备了一条卫星电话线路的哨所（两边都有卫星电话）均可以通话，无论他们相距多远。而只通过无线电收发器通话的哨所之间的距离不能超过D，这是受收发器的功率限制。收发器的功率越高，通话距离D会更远，但同时价格也会更贵。收发器需要统一购买
GGJJM·2024-02-20 14:03

学习总结19

#奶牛的耳语##题目描述在你的养牛场，所有的奶牛都养在一排呈直线的牛栏中。一共有n头奶牛，其中第i头牛在直线上所处的位置可以用一个整数坐标pi(0usingnamespacestd;intg[1000010];intmain(){intn,d;intx,y,z,sum=0;scanf("%d%d",&n,&d);for(x=1;x=g[y])sum++;elsebreak;}}printf("%d
GGJJM·2024-02-20 14:32

k8s学习总结

一.k8s的架构二.k8s核心概念三.k8s命令行1.查看所有的namespacekubectlgetnamespaces2.查看develop命名空间下的所有的podkubectlgetpods-n[namespace]3.查看当前所处于的namespcaekcgc4.切换namespacekcn[namespace]5.创建一个namespacekubectlcreatenamespace[n
suxuefeng123·2024-02-20 13:17

基于FPGA的I2C接口控制器（包含单字节和多字节读写）

1、概括  前文对IIC的时序做了详细的讲解，还有不懂的可以获取TI的IIC数据手册查看原理。通过手册需要知道的是IIC读、写数据都是以字节为单位，每次操作后接收方都需要进行应答。主机向从机写入数据后，从机接收数据，需要把总线拉低来告知主机，前面发送的数据已经被接收。主机在读取从机数据后，如果还需要继续读取数据，就要对从机做出应答，否则不应答。  另一个需要注意的是数据在时钟的低电平中间进行赋值，
电路_fpga·2024-02-20 12:51

【FPGA开发】HDMI通信协议解析及FPGA实现

本篇文章包含的内容一、HDMI简介1.1HDMI引脚解析1.2HDMI工作原理1.3DVI编码1.4TMDS编码二、并串转换、单端差分转换原语2.1原语简介2.2原语：IO端口组件2.3IOB输入输出缓冲区2.4并转串原语`OSERDESE2`2.4.1`OSERDESE2`工作原理2.4.2`OSERDESE2`级联示意图2.4.3`OSERDESE2`工作时序图2.4.4`OSERDESE2`
Include everything·2024-02-20 12:51

FPGA时钟资源与设计方法——IO延迟约束（Vivado）

只能分析内部的时序信息，对于外部的时序信息Vivado无法提供，在设计中要精确建模外部时序信息，必须为输入和输出端口提供输入输出延迟信息，而I/O延迟约束就是告知XilinxVivado集成设计环境（IDE）FPGA
CWNULT·2024-02-20 12:19

Xilinx（AMD） 7系列FPGA配置引脚说明

xilinx7系列FPGA配置引脚下表详细描述了xilinx7系列FPGA所有配置引脚及其功能。
CWNULT·2024-02-20 12:19

【FPGA】高云FPGA之数字钟实验-＞HC595驱动数码管

高云FPGA之IP核的使用1、设计定义2、设计输入2.1数码管译码显示2.274HC595驱动2.3主模块设计3、分析和综合4、功能仿真6.1hex8模块仿真6.2HC595模块5、布局布线6、时序仿真
凉开水白菜·2024-02-20 12:18

嵌入式 系统 开发 - 第一件事 “搭开发环境”

无论是对DSP，FPGA，或其他可编程芯片开发都要“搭开发环境”：懒得写太多字，画个图来扯淡吧！看看实际怎么搞的：）这张照片仅仅是老哥自己的一个DSP开发实际连结的搞法儿啊，上面的图是一个通用说明。
FOOLCODE·2024-02-20 12:42

FPGA时钟资源与设计方法——时钟抖动（jitter）、时钟偏斜(skew)概念讲解

目录1时钟抖动（clockjitter）2时钟偏斜（clockskew）1时钟抖动（clockjitter）时钟抖动（Jitter）：时钟抖动指的是时钟周期的不稳定性，即：时钟周期随着时间发生变化。时钟抖动是由于晶振本身稳定性导致的，跟晶振本身的工艺有关，所以在设计中无法避免它能带来的影响，通常只能在设计中留有一定的余量。2时钟偏斜（clockskew）时钟偏斜（skew）：时钟偏斜指电路中源时钟
CWNULT·2024-02-20 12:40

2020-12-24 理财年度学习总结

钟摆理论：资本市场的周期理论，我们永远无法去精确判断顶点和底点，但是我们需要知道周期的存在，试着去多元化组合来平滑风险。这个多元化包括：股票和债券的多元化、蓝筹股和中小公司的多元化、中国公司和世界公司的多元化、黄金不动产和股票债券的多元化、新兴市场和成熟市场的多元化（东南亚和美股A股的平衡）。这些都需要有所考虑。国家周期、地域周期、行业周期。集中化（现在的我时高度集中化投资大企业）风险被放大、仓位
雀岛札记·2024-02-20 09:25

VPX信号处理卡设计原理图：9-基于DSP TMS320C6678+FPGA XC7V690T的6U VPX信号处理卡 信号处理 无线电通信

板卡采用一片TIDSPTMS320C6678和一片Xilinx公司Virtex7系列的FPGAXC7V690T-2FFG1761I作为主处理器，Xilinx的AritexXC7A200T作为辅助处理器。
hexiaoyan827·2024-02-20 08:53

吴恩达深度学习-L1 神经网络和深度学习总结

作业地址：吴恩达《深度学习》作业线上版-知乎(zhihu.com)写的很好的笔记：吴恩达《深度学习》笔记汇总-知乎(zhihu.com)我的「吴恩达深度学习笔记」汇总帖（附18个代码实战项目）-知乎(zhihu.com)此处只记录需要注意的点，若想看原笔记请移步。1.1深度学习入门我们只需要管理神经网络的输入和输出，而不用指定中间的特征，也不用理解它们究竟有没有实际意义。1.2简单的神经网络——逻
向来痴_·2024-02-20 07:26

git_note

Git入门git学习笔记Git官网：http://git-scm.com本文主要是Git教程|廖雪峰的学习总结常用Git命令清单|阮一峰ProGitgit-cheat-sheetauthor:gyc514893758git
北辰2023·2024-02-20 06:24

CPU，GPU，ASIC和FPGA简介

在这个数字时代，了解CPU、GPU、ASIC和FPGA之间的区别对于优化整体性能至关重要。
audrey-luo·2024-02-20 05:17

DPU技术的进步：赋予未来创新力量

随着云计算和虚拟化技术的发展，网卡在功能和硬件结构方面也经历了四个阶段，即网卡、智能网卡、基于FPGA的DPU和DPUSoC网卡。
audrey-luo·2024-02-20 05:47

【佛系定投训练营】第四周学习总结

【佛系定投训练营】第四周学习总结——投资与时间为友，任何一种坚持都将被岁月温柔以待。本周的内容对于基金的选择非常有指导作用，主要学习的内容包括：001了解什么是大盘，中小盘，创业板。
简乐l·2024-02-20 04:33

FPGA芯片定义及结构分析

点击蓝字关注我们关注、星标公众号，精彩内容每日送达来源：网络素材ai芯片技术架构有哪些？AI芯片的技术架构可以根据其设计方式和特点进行分类。以下是几种常见的AI芯片技术架构：GPU（图形处理器）架构：GPU最初是用于图形渲染和游戏处理的，但由于其高度并行的特性，逐渐被应用于深度学习计算。GPU架构采用多个计算单元（CUDA核心）进行并行计算，能够高效地执行浮点运算和矩阵计算。NVIDIA的Tens
Hack电子·2024-02-20 00:43

手把手教你实现pynq-z2条形码识别

我是雪天鱼，一名FPGA爱好者，研究方向是FPGA架构探索和SOC设计。关注公众号【集成电路设计教程】，拉你进“IC设计交流群”。
雪天鱼·2024-02-19 23:55

kotlin协程学习总结

1.协程是什么？kotlin中的协程是基于协程框架Coroutine实现的轻量级线程，提供一种简化处理异步任务的方式。2.怎么使用协程？使用协程框架中的launch方法包裹的代码块就是协程的内容，常规的代码如下：valcoroutineScope=CoroutineScope(context)coroutineScope.launch{getImage(imageId)}在实际的项目中，我们通常使
天花板之恋·2024-02-19 22:12

2.15学习总结

2.151.聪明的质监员（二分+前缀和）2.村村通（并查集）3.玉蟾宫(悬线法DP)4.随机排列（树状数组逆序对问题）5.增进感情（DFS）6.医院设置（floyd）聪明的质监员https://www.luogu.com.cn/problem/P1314题目描述小T是一名质量监督员，最近负责检验一批矿产的质量。这批矿产共有�n个矿石，从11到�n逐一编号，每个矿石都有自己的重量��wi以及价值��
啊这泪目了·2024-02-19 21:40

2.16学习总结

1.邮递员送信（dijkstra不只是从起到到目标点，还要走回去）2.炸铁路(并查集)3.统计方形（数据加强版）（排列组合）4.滑雪（记忆化）5.小车问题（数学问题）6.ACM（记忆化，搜索）7.奶牛的耳语（二分）8.计算器的改良（模拟）9.L-shapes(遍历)10.AlternatingHeights（拓扑排序+二分）邮递员送信https://www.luogu.com.cn/problem
啊这泪目了·2024-02-19 21:40

2.18学习总结

链式前向星的处理和建立tarjan对割点和缩点的使用拓扑排序链式前向星：预处理：structedge{intfrom;intto;intnext;}e[N];intn,m,head[N],dfn[N],low[N],tot,color[N],num[N],out[N],s,instack[N],id;处理：voidadd(intu,intv){e[++tot].from=u;e[tot].to=v
啊这泪目了·2024-02-19 21:40

2.17学习总结

tarjan【模板】缩点https://www.luogu.com.cn/problem/P3387题目描述给定一个�n个点�m条边有向图，每个点有一个权值，求一条路径，使路径经过的点权值之和最大。你只需要求出这个权值和。允许多次经过一条边或者一个点，但是，重复经过的点，权值只计算一次。输入格式第一行两个正整数�,�n,m第二行�n个整数，其中第�i个数��ai表示点�i的点权。第三至�+2m+2
啊这泪目了·2024-02-19 21:37

幸福家第七届幸福家庭种子师资培养计划（2020年郑州班、合肥班）第二天学习总结

心若向阳，春暖花开两天的学习时光非常短暂！还没有一个缓冲的机会，已经到了课程的结束。回顾课程的点点滴滴，似乎没有记起什么，又似乎一切都在心中。因为我们的种子师资心中笃定一个方向——心若向阳，春暖花开。两件小事传爱心——因为今天上午请假半天，在返回郑州途中“偶遇”两件幸福小事:在通向站台的台阶处，一位不到20的姑娘手提笨重的皮箱，与其说是手提，还不如说是用身体在“扛”，我见到这种情况，就主动上前表示
月明风清_鸦岭镇西窑小学任振华·2024-02-19 20:01

【经验】STM32的一些细节

我的设计本意是：使用定时器T3以100us的周期来定时发送命令给FPGA。由于编码器出结果的最长时间为51us。因此，希望PWM中断要滞后于T3约60us。
梓德原·2024-02-19 20:50

FPGA中一些基本概念原理的区分

一、wire型变量与reg变量在Verilog中，wire和reg是两种不同类型的变量，它们有着不同的特性和用途1.1wire变量wire变量用于连接模块中的输入、输出以及内部信号线。它主要用于表示连续赋值的逻辑连接，类似于硬件电路中的导线。wire变量不能在always块或initial块中赋值，它们只能通过连续赋值“assign”语句连接到其他信号，1.2reg变量它主要用于表示时序逻辑中的寄
长安er·2024-02-19 19:37

AMD FPGA设计优化宝典笔记（5）低频全局复位与高扇出

亚军老师的这本书《AMDFPGA设计优化宝典》，他主要讲了两个东西：第一个东西是代码的良好风格；第二个是设计收敛等的本质。
徐丹FPGA之路·2024-02-19 19:36

平时积累的FPGA知识点（11）

平时在FPGA群聊等积累的FPGA知识点，第11期：51可以把dcp文件封装到自己ip里吗？解释：不可以52fifo的异步复位要做异步复位同步释放吗？
徐丹FPGA之路·2024-02-19 19:06

平时积累的FPGA知识点（6）

平时在FPGA群聊等积累的FPGA知识点，第六期：1万兆网接口，发三十万包，会出现掉几包的情况，为什么？原因：没做时钟约束，万兆网接口的实现，本质上都是高速serdes，用IP的话，IP会自带约束。
徐丹FPGA之路·2024-02-19 19:05

平时积累的FPGA知识点（8）

平时在FPGA群聊等积累的FPGA知识点，第八期：21FFTIP核有遇到过FFTIP核测量频率不准确的问题吗？大部分情况下都是准的，偶尔偏差比较大，IP核输入的数据用matlab计算出的频率是对的。
徐丹FPGA之路·2024-02-19 19:05

平时积累的FPGA知识点（9）

平时在FPGA群聊等积累的FPGA知识点，第9期：31ldpc的license是什么？
徐丹FPGA之路·2024-02-19 19:05

基于飞腾ARM+FPGA国产化计算模块联合解决方案

联合解决方案概述随着特殊领域电子信息系统对自主创新需求的日益提升，需不断开展国产抗恶劣环境计算整机及模块产品的研制和升级。特殊领域电子信息系统的自主创新，是指依靠自身技术手段和安全机制，实现信息系统从硬件到软件的自主研发设计、生产、升级、维护的全程可控，其中特殊领域抗恶劣环境计算模块产品的自主创新是其中的重要组成部分。抗恶劣环境计算模块产品的自主研制，不仅要求处理器子系统的自主创新，还要求外围接口
深圳信迈科技DSP+ARM+FPGA·2024-02-19 19:34

FPGA转行ISP的探索之一：行业概览

ISP的行业位置最近看到一个分析，说FPGA的从业者将来转向ISP（ImageSignalProcess图像信号处理）是个不错的选择，可以适应智能汽车、AI等领域。
徐丹FPGA之路·2024-02-19 19:32

FPGA转行ISP的探索之二：技术路线和概念

ISP领域的概念1相机方面的概念1）DENOISE，图像去噪图像噪声按噪声与信号的关系可分为加性噪声和乘性噪声；按照产生原因可分为外部噪声和内部噪声；按照统计特性可分为平稳噪声和非平稳噪声；平稳噪声基于统计后的概率密度函数又可以分为：高斯噪声、泊松噪声、脉冲噪声、瑞利噪声。图像去噪的算法一般是滤波，比如空域滤波，变换域滤波，机器学习方法等，经常是用OpenCV的代码来写。2）CONTRAST，对比
徐丹FPGA之路·2024-02-19 19:32

基于FPGA的ECG信号滤波与心率计算verilog实现,包含testbench

目录1.算法运行效果图预览2.算法运行软件版本3.部分核心程序4.算法理论概述4.1ECG信号的特点与噪声4.2FPGA在ECG信号处理中的应用4.3ECG信号滤波原理4.4心率计算原理4.5FPGA在
简简单单做算法·2024-02-19 19:07

fpga与lvds

低压差分信号LVDS(LowVoltageDifferentialSigna1)是由ANSI／TIA／EIA-644—1995定义的用于高速数据传输的物理层接口标准。它具有超高速(1．4Gb／s)、低功耗及低电磁辐射的特性，是在铜介质上实现千兆位级高速通信的优选方案；可用于服务器、可堆垒集线器、无线基站、ATM交换机及高分辨率显示等等，也可用于通用通信系统的设计。BLVDS(BusLVDS)是LV
fpga和matlab·2024-02-19 13:37

Xilinx fpga实现LVDS高速ADC接口

FPGA的selecteIO非常强大，支持各种IO接口标准，电压电流都可以配置。其接口速率可以达到几百M甚至上千M。使用lvds来接收高速ADC产生的数据会很方便。
Hack电子·2024-02-19 13:05

LVDS高速ADC接口， xilinx FPGA实现

FPGA的selecteIO非常强大，支持各种IO接口标准，电压电流都可以配置。其接口速率可以达到几百M甚至上千M。使用lvds来接收高速ADC产生的数据会很方便。
Hack电子·2024-02-19 13:05

FPGA 高速接口（LVDS）

目前FPGA开发板资料中涉及LVDS通信的方案并不多，但是LVDS实际上有大量的应用，特别是在高速ADC,高分辨率摄像头，液晶屏显示技术等应用领域。所以掌握
LEEE@FPGA·2024-02-19 13:01

stable diffusion webui学习总结（1）：准备工作

1、下载启动器：B站搜索绘世启动器（感谢赛博菩萨秋叶大佬）【AI绘画】SD-WebUI整合包/绘世启动器/训练器下载导航（长期有效）-哔哩哔哩(bilibili.com)2、下载模型（checkpoint）：模型影响画风，如写实、卡通、3D等国内：LiblibAI·哩布哩布AI-中国领先的AI创作平台国外：Civitai:TheHomeofOpen-SourceGenerativeAI推荐模型：G
shanesu·2024-02-19 13:39

个人简历补充

3.1.1mPaaS（移动领域）3.1.2普通前端项目框架3.1.3微前端3.2后端持续更新1.对工作的认识2.八股文和知识面前端（基础知识/开发能力/总结输出能力）：前端技术知识（含八股）总结-持续更新中Vue基础学习总结
Xiaobaiforgod·2024-02-19 12:02

第四周铁人战队学习总结

TC264的RAM分配RAM的具体分配CPU0有16KB的程序RAM（cpu0_psram）72KB的数据RAM（cpu0_dsram）还有8KB的程序缓存。CPU1有32KB程序RAM（cpu1_psram）120KB数据RAM（cpu1_dsram）16KB程序缓存，还有8KB数据缓存。可以由用户支配的RAM主要有程序RAM和数据RAM。程序RAM是用来存放代码的，代码存放在RAM中比存放在f
zhochiba·2024-02-19 11:04

Python基础语法学习总结

本文整理了定义变量、字符串、运算符、if语句、循环语句、列表、字典、元组、函数、文件操作等等Python基础语法知识点，希望下面的学习总结可以帮助大家快速掌握Python编程，现在我们一起来梳理一遍吧！
Python栈机·2024-02-19 11:54

通过eeprom验证FPGA实现的单字节/页读写IIC接口时序

1、概括  前文设计基于FPGA的IIC接口模块，本文将使用eeprom来验证该模块的设计。
电路_fpga·2024-02-19 10:00
上一页 1 2 3 4 5 6 7 8 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他