FPGA学习总结

MySql阶段Sql语句学习总结(1)

idint,–编号namevarchar(20),–姓名ageint,–年龄sexvarchar(5),–性别addressvarchar(100),–地址mathdouble(5,2),–数学成绩englishdouble(5,2),–英语成绩hire_datedate–入学时间);3、修改表的结构1、修改表名altertable修改前的表名renameto修改后的表名2、添加列altertab
2401_84103512·2024-08-26 03:03

fpga图像处理实战-图像旋转

FPGA实现`timescale1ns/1ps////Company://Engineer:////CreateDate:2024/08/2512:56:19//DesignName://ModuleName
梦梦梦梦子~·2024-08-25 23:13

fpga图像处理实战-RGB与HSV互转

HSV颜色模型HSV（Hue,Saturation,Value）颜色模型是一种常用的色彩表示方式，特别适用于图像处理、计算机图形学和色彩选取工具中。它通过将颜色的表示从传统的RGB（红、绿、蓝）模型转换为更符合人类视觉感知的方式来描述颜色。以下是HSV模型的三个主要分Hue（色调，H）：色调表示颜色的种类，通常用角度来表示，范围从0°到360°。在HSV模型的色轮中：0°代表红色，120°代表绿色
梦梦梦梦子~·2024-08-25 23:43

fpga图像处理实战-白色顶帽变换

白色顶帽白色顶帽（WhiteTop-HatTransform），又称顶帽变换，是一种形态学操作，主要用于突出图像中比周围区域更亮的细节。它特别适用于从复杂背景中提取亮区域或对象。白色顶帽操作在图像处理中的应用广泛，特别是在医学图像、工业检测和其他需要增强特定亮区域的应用中。基本原理白色顶帽变换是通过将图像进行开运算（OpeningOperation）后，再从原始图像中减去开运算的结果来实现的。开运
梦梦梦梦子~·2024-08-25 23:43

fpga图像处理实战-开运算

先腐蚀后膨胀FPGA实现`timescale1ns/1ps////Company://Engineer:////CreateDate:2024/08/2222:00:36//DesignName://ModuleName
梦梦梦梦子~·2024-08-25 23:38

安卓第一阶段学习总结

为什么决定来学习参加完东哥的讲座之后了解到这个课程，起初对于这个课程也不是很感兴趣。因为初高中的时候已经上了太多太多课外的培训了，想着大学应该是更加自由的氛围，该是随着自己的兴趣去学习的阶段。本来这个专业也不是我预想中的专业，对于计算机之类的也没什么兴趣。然后去问了我们部门的大二同专业的学姐，她就给我推了上一届参加过这个课程的学姐，询问了以下这个课具体教些什么，会不会耽误学校的课程啊之类的，令我印
pithia·2024-08-25 22:28

（10）时序收敛专题---＞原则十

1.1.1本节目录1）本节目录；2）本节引言；3）FPGA简介；4）时序收敛原则十5）结束语。1.1.2本节引言“不积跬步，无以至千里；不积小流，无以成江海。
宁静致远dream·2024-08-25 05:18

FPGA硬件扑克牌比赛报名倒计时~！

比赛详细情况在这里：欢迎报名|“向日葵杯”全国教育仿真技术大赛——FPGA硬件扑克牌对抗赛道(qq.com)30s了解比赛玩法！
今天也很爱学习·2024-08-25 04:11

FPGA工程师成长路线（持续更新ing，欢迎补充）

一、开发能力1、FPGA基础知识（1）数电基础知识逻辑门锁存器触发器进制码制状态机竞争与冒险verilog语法（2）FPGA片上资源可配置逻辑块嵌入式块RAM时钟管理资源可编程输入输出单元（IOB）丰富的布线资源底层内嵌功能单元
白开水不甜·2024-08-25 03:05

Java并发编程学习总结

关于并发并发在开发中广泛的应用，非常的重要，最近在读《Java并发编程的艺术》艺术，希望写一些东西来记录和巩固。上下文切换、死锁上下文切换频繁的上下文切换不仅不能加快程序的运行，还会降低程序的性能。文中提到了一些方法减少上下文切换的方法：无锁并发编程通过将数据分段，使用不同线程处理不同的数据。CAS算法Java的Atomic包使用CAS算法来更新数据，而不需要加锁。使用最小线程避免创建不需要的线程
Aries_Li·2024-08-24 11:27

AD7606芯片驱动-FPGA实现

介绍本次FPGA使用的是8通道串行采样模式，设计中所用到的AD7606引脚说明如下：名称定义CONVST同步采集转换开始信号BUSYADC忙碌状态信号RD/SCLK采样/寄存器工作时钟CS片选使能DOUTA
热爱学习地派大星·2024-08-23 20:23

fpga图像处理实战-图像腐蚀

图像腐蚀图像腐蚀（Erosion）是一种常用的形态学操作，主要用于消除图像中的小白噪声、分离相连的物体或缩小前景对象。腐蚀操作通常在二值图像（黑白图像）上进行，但也可以应用于灰度图像。图像腐蚀的基本原理图像腐蚀的基本思想是将一个结构元素（也称为核）在图像上进行滑动，并对其覆盖的区域进行操作。对于二值图像，腐蚀操作会使前景（通常是白色像素，值为1）中的像素在结构元素覆盖范围内，如果结构元素的所有像素
梦梦梦梦子~·2024-08-23 08:11

fpga图像处理实战-垂直镜像（二）

FPGA实现`timescale1ns/1ps////Company://Engineer:////CreateDate:2024/08/2018:47:24//DesignName://ModuleName
梦梦梦梦子~·2024-08-23 08:41

fpga图像处理实战-对角镜像

FPGA实现`timescale1ns/1ps////Company://Engineer:////CreateDate:2024/08/2120:08:47//DesignName://ModuleName
梦梦梦梦子~·2024-08-23 08:41

fpga图像处理实战-YCBCR转RGB

128G=Y-0.344*(U-128)-0.714*(V-128)=Y-0.344*CB-0.714*CR+1.058*128B=Y+1.772*(U-128)=Y+1.772*CB-1.772*128FPGA
梦梦梦梦子~·2024-08-23 08:41

【可视化大屏系列】DataV的使用

以下内容为近期个人学习总结，若有错误之处，欢迎指出！
元气满满的大咸鱼·2024-08-22 22:06

数字IC/FPGA中有符号数的处理探究

做秋招笔试题时不出意外地又发现了知识盲区，特此学习记录。1.前提说明有符号数无非分为两种：正数和负数，其中正数的符号位是0，不会引起歧义，负数的符号为1，采用的是补码表示。此处复习一下补码的知识：对正数而言原码反码补码一致，负数则有区别，要掌握将熟知的十进制负数转化成补码的形式表示，反之亦然。1.1根据补码计算实际值转化规则为：如果符号位（最高位）是0，那么这个数是非负数，补码和实际值相同。如果符
-interface·2024-08-22 16:05

阿里云服务器X86计算、Arm计算、GPU/FPGA/ASIC、弹性裸金属服务器、高性能计算架构区别

在我们选购阿里云服务器的时候，云服务器架构有X86计算、ARM计算、GPU/FPGA/ASIC、弹性裸金属服务器、高性能计算可选，有的用户并不清楚他们之间有何区别，本文主要简单介绍下不同类型的云服务器有何不同
阿里云最新优惠和活动汇总·2024-08-22 16:13

day01学习总结

1.markdown标题：文字前加1到6个·markdownmarkdownmarkdownmarkdownmarkdown2.代码引用(键盘波浪号)print('hellopython')你好你好二级应用howareyou欢迎来到千锋学习python一个*之间倾斜两个加粗三个```间引用3.分割线---或***4.图片！5.超链接[文字](网络地址)百度一下6.列表PythonH5JavaUI/
__e145·2024-08-22 13:06

PCIE-Precode

[FPGA实现及PCIeIP核知识点]PCIe为什么要增加Precoding？-FPGA常见问题论坛-FPGACPLD-ChipDebug一旦打开就持续到下次recovery.rc
+徐火火+·2024-08-22 13:13

Python基础知识学习总结（四）

一.List列表序列是Python中最基本的数据结构。列表都可以进行的操作包括索引，切片，加，乘，检查成员。创建一个列表，只要把逗号分隔的不同的数据项使用方括号括起来即可。1.数据类型列表的数据项不需要具有相同的类型。List=['a','b',1,2]Python已经内置确定序列的长度以及确定最大和最小的元素的方法。2.索引List=['index1','index2','index3','in
晚睡早起₍˄·͈༝·͈˄*₎◞ ̑̑·2024-08-22 07:35

FPGA经验分享——时序收敛之路

FPGA经验分享——时序收敛之路2017-04-0113:021132人阅读评论(0)收藏举报分类：FPGA研究（42）FPGA之时序分析（2）首先感谢coyoo博主一直以来在EDN上分享他的经验，也感谢他这次慷慨拿出新作与我们分享
清风飞扬go·2024-08-22 06:31

基于FPGA的UDP协议栈设计第二章_IP层设计

文章目录前言：IP层报文解析一、IP_TX模块一、IP_RX模块总结前言：IP层报文解析参考：https://blog.csdn.net/Mary19920410/article/details/59035804版本：IP协议的版本，4bit，IPV4-0100，IPV6-0110首部长度：IP报头的长度。固定部分的长度（20字节，5个32bit，一般就填5）和可变部分的长度之和。4bit。最大为
顺子学不会FPGA·2024-03-26 19:38

13周｜会议记录

会议主题：13周的学习总结会议时间：2022年3月27日18：00会议地址：线上腾讯会议主持人：绳系参与人：绳系阅读群部分成员（排名不分先后）东东、木子、谢琳、叶同学、Lucy、观摩、进击中的罗罗、杰怡妈
绳系·2024-03-24 20:13

【vivado】fpga时钟信号引入

FPGA的时钟信号一般由板上晶振经由时钟引脚引入，有时由于工程需要也会从pin脚引入其他外部时钟，这时为了该时钟能够正常工作，满足xilinxfpga的外部时钟引入规则。
刘小适·2024-03-16 12:18

FPGA常用通信协议 —UART（二）---UART接收

一、信号说明因为是接收端，所以输入的是RX，发送端一次发8位串行数据，在本模块中，要接收这8位数据并转换为并行数据，因为最终要实现数据的回环，这8位并行数据会在下一个模块中被转换为串行数据再发出去，需要一个数据有效信号，当它拉高时表示八位数据接收完成，可以进行并串转换并发送了。时钟采用50Mhz，下面是信号列表reg1,reg2,reg3rx打拍后的信号work_en拉高表示正在接收信号bote_
毛豆仙人·2024-03-15 00:54

【学习总结】Python transformers AutoTokenizer encode 出现的 101 和 102

1.代码展示：fromtransformersimportAutoTokenizer,AutoModelmodel_name="bert-base-chinese"tokenizer=AutoTokenizer.from_pretrained(model_name)model=AutoModel.from_pretrained(model_name)print(len(tokenizer.voca
爱学习的小道长·2024-03-14 14:10

FPGA-AXI4总线介绍

下一节：AXI接口时序解读AXI总线概述Xilinx软件官方axi协议有以下三种：AXI4:是面向高性能传输且带有存储地址映射的，最大允许256次数据突发传输。AXI4-Lite：轻量级的地址映射传输。AXI4-Stream：无地址映射，允许无限制数据突发传输。AXI4总线关键信号解释1.写地址通道信号（代表写地址控制信号等）AWID:写地址IDAWADDR:写地址，一次突发传输的起始地址AWLE
北纬二六·2024-03-11 22:10

FPGA_AXI4总线

转至https://blog.csdn.net/yake827/article/details/41485005(一)AXI总线是什么？AXI是ARM1996年提出的微控制器总线家族AMBA中的一部分。AXI的第一个版本出现在AMBA3.0，发布于2003年。当前的最新的版本发布于2010年。AXI4：主要面向高性能地址映射通信的需求；AXI4-Lite：是一个简单地吞吐量地址映射性通信总线；AX
neufeifatonju·2024-03-11 22:09

Linux基础命令的学习总结

Linux基础命令vmware的三种网络模式桥接模式虚拟机占用一个独立的ip，通过虚拟交换机，直接使用物理网卡上网NAT模式使用主机ip，通过NAT设备上网仅主机模式无法上网，与其他主机隔绝配置静态ip配置成功的标志虚拟机可以上网虚拟机与主机可以相互ping通如何配置静态ip查看物理机ipipconfig-all有线上网以太网适配器无线上网无线局域网适配器WLAN100.67.14.155配置虚拟
Gnevergiveup·2024-03-10 08:35

2020-06-05《学习究竟是什么》学习总结清单5

你不是在找答案，而是在做研究。通过各种方式获取信息，然后以我为主，做出自己的判断，这是做研究。三种找书方法：看推荐，看主流媒体的书评，追作者。思维导图不是整理和记忆工具，而是思考工具。思维导图更高级的用法是决策和判断。借助智能化记录和储存信息，大脑用来思考。强力研读笔记法第一，清晰表现每一章的逻辑脉络；第二，带走书中所有的亮点；第三，大量自己的看法和心得；第四，发现这本书和以前读过的其他书或文章的
魔域之晶·2024-03-09 19:53

如何成为fpga工程师

FPGA的应用领域非常的广，尤其再人工智能，大数据，云计算等等方向非常吃香。
宸极FPGA_IC·2024-03-09 04:29

【EDA概述】

文章目录前言一、EAD技术的发展二、FPGA和CPLD有什么区别三、FPGA应用？
Winner1300·2024-03-06 18:42

#FPGA（基础知识）

1.IDE:QuartusII2.设备：CycloneIIEP2C8Q208C8N3.实验：正点原子-verilog基础知识4.时序图：5.步骤6.代码：
GrassFishStudio·2024-03-01 15:28

stable diffusion webui学习总结（3）：参数设置

一、2.5D偏卡通风格参数设置：步骤1、文生图模型：darkSushiMixMixVAE：vae-ft-mse-840000-ema-pruned正面提示词：(masterpiece,highquality,highres,illustration),blurrybackground,[(whitebackground:1.2)::5],(see-through:0.85),shining,Mov
shanesu·2024-02-22 15:03

OpenCasCade ---- 学习总结。

1，点2个类可以用来描述3D坐标点：•gp_Pnt类•Geom_CartesianPoint类（句柄操作）gp_PntaPnt1(-myWidth/2.,0,0);gp_PntaPnt2(-myWidth/2.,-myThickness/4.,0);gp_PntaPnt3(0,-myThickness/2.,0);gp_PntaPnt4(myWidth/2.,-myThickness/4.,0);
Galaxy々·2024-02-20 23:10

route命令学习总结

route命令学习总结参考链接：1、route指令使用详解https://blog.csdn.net/justlpf/article/details/1290452842、route命令详解https:
a1809032425·2024-02-20 22:18

Spring 用法学习总结（三）之 AOP

Spring学习7bean的生命周期8AOP面向切面编程8.1AOP相关术语8.2AOP使用7bean的生命周期bean的生命周期主要为bean实例化、bean属性赋值、bean初始化、销毁bean，其中在实例化和初始化前后都使用后置处理器方法，而InstantiationAwareBeanPostProcessor继承了BeanPostProcessor可以看下这篇博客大致了解一下：一文读懂Sp
花落随风轻飘舞·2024-02-20 21:41

xilinx FPGA 除法器IP核（divider）的使用 vivado 2019.1

参考：xilinxFPGA除法器ip核（divider）的使用（VHDL&Vivado）_vivado除法器_坚持每天写程序的博客-CSDN博客一、创建除法IPvivado的除法器ip核有三种类型，跟ISE
小 阿 飞·2024-02-20 21:31

除法器 c语言 模拟,用Vivado-HLS实现低latency除法器

XilinxVivadoHigh-LevelSynthesis(HLS)工具将C,C++,或者SystemC设计规范，算法转成RegisterTransferLevel(RTL)实现，可综合到XilinxFPGA
小小羊羊羊·2024-02-20 21:00

xilinx FPGA 乘法器 除法器 开方 IP核的使用（VHDL&ISE）

目录一、乘法器ip核1.新建工程之后建一个ip核文件：2.配置ip核：3.编写顶层文件或者激励文件：第一种情况：这个是加了ce的第二种情况：这个是加了ce和sclr的第三种情况：这个是不加使能的乘法器的正确使用：第二天的新进展：最高位是1结果之所以出问题，是因为设置的时候我忘了改了，那个输入的类型默认是signed，即有符号位，大家一定要看清楚哟，按照自己需求，看是否设置最高位为有符号位二、除法器
坚持每天写程序·2024-02-20 21:30

数字信号处理基础----xilinx除法器IP使用

但在一些特殊情况下，希望采用乘除法，这时候在FPGA当中就需要专用的IP了。乘除法在FPGA当中实现起来是比较困难的一件事情。
black_pigeon·2024-02-20 21:27

进化吧大白学习总结：系统思维解决问题六步法

最近，大白在学习和训练逻辑思维的能力，今天要分享的是系统思维解决问题的能力，是永澄老师一次共读中分享的一个工具方法，如下图：今天，大白又深度的学习了一下，并把内容做成了思维导图，在这里分享出来。系统思维解决问题六部法分别是：确定问题、要因分析、确认方案、制定计划、实施方案、评价结果。接下来，大白把自己理解的部分分享出来，至于内容理解的深与浅，目前不重要，关键是学习输出，当然，理解有误或有需要补充的
玄清1345·2024-02-20 16:06

2.19学习总结

1.中位数2.统计和3.铺设道路4.岛屿个数5.冶炼金属6.飞机降落7.接龙数列中位数https://www.luogu.com.cn/problem/P1168题目描述给定一个长度为�N的非负整数序列�A，对于前奇数项求中位数。输入格式第一行一个正整数�N。第二行�N个正整数�1…�A1…N。输出格式共⌊�+12⌋⌊2N+1⌋行，第�i行为�1…2�−1A1…2i−1的中位数。输入输出样例输入#
啊这泪目了·2024-02-20 15:05

学习总结18

#营救##题目背景“咚咚咚……”“查水表！”原来是查水表来了，现在哪里找这么热心上门的查表员啊！小明感动得热泪盈眶，开起了门……##题目描述妈妈下班回家，街坊邻居说小明被一群陌生人强行押上了警车！妈妈丰富的经验告诉她小明被带到了t区，而自己在s区。该市有m条大道连接n个区，一条大道将两个区相连接，每个大道有一个拥挤度。小明的妈妈虽然很着急，但是不愿意拥挤的人潮冲乱了她优雅的步伐。所以请你帮她规划一
GGJJM·2024-02-20 14:04

学习总结17

#无线通讯网##题目描述国防部计划用无线网络连接若干个边防哨所。2种不同的通讯技术用来搭建无线网络；每个边防哨所都要配备无线电收发器；有一些哨所还可以增配卫星电话。任意两个配备了一条卫星电话线路的哨所（两边都有卫星电话）均可以通话，无论他们相距多远。而只通过无线电收发器通话的哨所之间的距离不能超过D，这是受收发器的功率限制。收发器的功率越高，通话距离D会更远，但同时价格也会更贵。收发器需要统一购买
GGJJM·2024-02-20 14:03

学习总结19

#奶牛的耳语##题目描述在你的养牛场，所有的奶牛都养在一排呈直线的牛栏中。一共有n头奶牛，其中第i头牛在直线上所处的位置可以用一个整数坐标pi(0usingnamespacestd;intg[1000010];intmain(){intn,d;intx,y,z,sum=0;scanf("%d%d",&n,&d);for(x=1;x=g[y])sum++;elsebreak;}}printf("%d
GGJJM·2024-02-20 14:32

k8s学习总结

一.k8s的架构二.k8s核心概念三.k8s命令行1.查看所有的namespacekubectlgetnamespaces2.查看develop命名空间下的所有的podkubectlgetpods-n[namespace]3.查看当前所处于的namespcaekcgc4.切换namespacekcn[namespace]5.创建一个namespacekubectlcreatenamespace[n
suxuefeng123·2024-02-20 13:17

基于FPGA的I2C接口控制器（包含单字节和多字节读写）

1、概括  前文对IIC的时序做了详细的讲解，还有不懂的可以获取TI的IIC数据手册查看原理。通过手册需要知道的是IIC读、写数据都是以字节为单位，每次操作后接收方都需要进行应答。主机向从机写入数据后，从机接收数据，需要把总线拉低来告知主机，前面发送的数据已经被接收。主机在读取从机数据后，如果还需要继续读取数据，就要对从机做出应答，否则不应答。  另一个需要注意的是数据在时钟的低电平中间进行赋值，
电路_fpga·2024-02-20 12:51

【FPGA开发】HDMI通信协议解析及FPGA实现

本篇文章包含的内容一、HDMI简介1.1HDMI引脚解析1.2HDMI工作原理1.3DVI编码1.4TMDS编码二、并串转换、单端差分转换原语2.1原语简介2.2原语：IO端口组件2.3IOB输入输出缓冲区2.4并转串原语`OSERDESE2`2.4.1`OSERDESE2`工作原理2.4.2`OSERDESE2`级联示意图2.4.3`OSERDESE2`工作时序图2.4.4`OSERDESE2`
Include everything·2024-02-20 12:51
上一页 1 2 3 4 5 6 7 8 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他