E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
FPGA学习总结
白话微机:8.解释
FPGA
以及一些考研面试问题
一.前言(更新世界观)在“微机世界”,普通的城市(单片机)里,人又有一个别的名字叫做“数据”,人有0有1;人们也有住房,这些住房在这个世界叫做“存储器”;地上有路,这些路叫做“数据总线”,交通系统则统称为总线;这里也有行政部门,比如公安局之类的,又有个名字叫“寄存器”;有中央政府,政府又叫做“中央处理器(CPU)”,这里也会发生的一些自然灾害(内部中断)和人为活动(外部中断),I/O接口是城市(单
nnerddboy
·
2024-02-19 10:55
微机世界
fpga开发
嵌入式硬件
单片机
激光条纹中心线提取算法
FPGA
实现方案
1概述激光条纹中心线提取是3D线激光测量领域一个较为基础且重要的算法。目前,激光条纹中心线提取已有多种成熟的算法,有很多相关的博客和论文。激光条纹中心线提取的真实意义在于工程化和产品化的实际应用,而很多算法目前只能用于学术研究或理论实验,无法在应用端或产品端商用化落地。常见的中心线提取算法有:边缘法中心法阈值法形态学细化法极值法灰度重心法曲线拟合法Steger算法上述这些算法中只有灰度重心法,曲线
MmikerR
·
2024-02-19 10:18
#
机器视觉
#
图像处理
3D线激光
激光中心线提取
FPGA
图像处理
机器视觉
工业检测
3D测量
FPGA
_简单工程_拨码开关
一框图二波形图三代码3.1工程代码modulebomakiaguan(input[15:0]switch,//输入16路拨码开关outputreg[15:0]led//输出16个LED灯);always@(switch)beginled<=switch;//将拨码开关的值直接赋给LED灯end//将拨码开关的值直接赋给LED灯endmodule3.2仿真代码modulebomakiaguan_tb
哈呀_fpga
·
2024-02-15 10:24
fpga开发
【PyTorch】PyTorch中张量(Tensor)统计操作
PyTorch深度
学习总结
第五章PyTorch中张量(Tensor)统计操作文章目录PyTorch深度
学习总结
前言一、最值查找二、特殊值查询前言上文介绍了PyTorch中张量(Tensor)的计算操作,
咸鱼鲸
·
2024-02-15 09:41
PyTorch
pytorch
人工智能
python
Altium Designer 软件介绍
AltiumDesigner是业界首例将设计流程、集成化PCB设计、可编程器件(如
FPGA
)设计和基于处理器设计的嵌入式软件开发功能整合在一起的产
Kilento
·
2024-02-15 08:27
Altium
Designer
Altium
Designer硬件设计
嵌牛2
姓名李泽浩学号21181214372学院广州研究院转载自https://blog.csdn.net/
FPGA
Designer/article/details/88675808【嵌牛导读】定时器使用示例【
李泽浩
·
2024-02-15 08:23
每日总结
学习总结
反思与规划
2020-05-18分享人:05TBE演讲高级班胡慧中今日总结:6:00起床6:00-7:00背单词7:10-7:45练声+走圈运动8:00-10:00市场营销10:00-12:00经济学12:15-12:45头脑风暴14:30-16:00阅读《拆掉思维里的墙》+感悟打卡17:10-18:20小故事视频录制+剪辑18:00-19:00帮妈妈做事19:15-21:00演讲高级班上课21:30-21:
零散三
·
2024-02-15 04:06
m基于
FPGA
的RS+卷积级联编译码实现,RS用IP核实现,卷积用verilog实现,包含testbench测试文件
目录1.算法仿真效果2.算法涉及理论知识概要2.1卷积码编码2.2RS码编码2.3级联编码2.4解码过程3.Verilog核心程序4.完整算法代码文件获得1.算法仿真效果Vivado2019.2仿真结果如下:2.算法涉及理论知识概要级联码是一种通过将两种或多种纠错码结合使用来提高纠错能力的编码方案。在RS+卷积级联编码中,通常首先使用卷积码对原始数据进行编码,以增加冗余并提供一定的纠错能力。然后,
我爱C编程
·
2024-02-15 04:40
FPGA通信和信号处理
fpga开发
RS卷积级联编译码
2.13
学习总结
1.出差(Bleeman—ford)(spfa)(dijkstra)2.最小生成树(prim)(Kruskal)最短路问题:出差https://www.luogu.com.cn/problem/P8802题目描述AA国有�N个城市,编号为1…�1…N小明是编号为11的城市中一家公司的员工,今天突然接到了上级通知需要去编号为�N的城市出差。由于疫情原因,很多直达的交通方式暂时关闭,小明无法乘坐飞机直
啊这泪目了
·
2024-02-15 01:21
学习
2.12
学习总结
https://leetcode.cn/problems/remove-linked-list-elements/description/classSolution{public:ListNode*removeElements(ListNode*head,intval){while(head!=NULL&&head->val==val){head=head->next;}ListNode*now=
啊这泪目了
·
2024-02-15 01:20
学习
2.14
学习总结
1.区间嵌套https://www.acwing.com/problem/content/description/5462/2.卡片https://www.lanqiao.cn/problems/1443/learning/?page=1&first_category_id=1&second_category_id=3&name=%E5%8D%A1%E7%89%873.逆序对https://www
啊这泪目了
·
2024-02-15 01:50
学习
【Chrono Engine
学习总结
】4-vehicle-4.2-车辆轨迹跟踪
由于Chrono的官方教程在一些细节方面解释的并不清楚,自己做了一些尝试,做
学习总结
。
larry_dongy
·
2024-02-14 17:45
Chrono
Engine
学习
【Chrono Engine
学习总结
】5-sensor-5.1-sensor基础并创建一个lidar
由于Chrono的官方教程在一些细节方面解释的并不清楚,自己做了一些尝试,做
学习总结
。1、Sensor模块Sensor模块是附加模块,需要单独安装。
larry_dongy
·
2024-02-14 17:15
Chrono
Engine
学习
2021-12-04【智慧父母成长营】第五期
学习总结
补发一下之前学习的总结3月26日
学习总结
:周老师以《动物恋爱也疯狂》来分析雌雄动物的区别,对比人类,有很多地方的确是连动物都不如的,动物界的雌性是聪明而平静的为自己的后代选择最优秀的基因来传承,雄性会全力以赴的争取传承机会
广州陈连弟
·
2024-02-14 16:05
艾语团19期进阶班-10月13号
学习总结
当我在朋友圈第一眼看到艾语团速成班的招生海报时,毫不犹豫的报名了,因为我害怕上舞台,我想克服这种困扰,我也想跟很多优秀的主持人&讲师一样,在台上侃侃而谈。当我结束短短的两天速成班课程后,收获颇多,忍不住跟身边的亲朋好友分享速成的课程,因为我想他们变得更好!今天我来到了进阶班,我知道这才是真正的开始,今天是我近几年来上课最投入最深入的一天,维持到将近凌晨12点,虽然很累到时很开心快乐,给我触动的莫过
Z_利娜
·
2024-02-14 15:01
CRC校验 - 基于
FPGA
的实现
CRC校验-基于
FPGA
的实现0背景CRC即循环冗余校验:常用于数据通信领域中,通常由发送端添加校验码于单帧数据的尾部,并由接受方进行提取和校验该帧数据传输是否正确。
CAOXUN_FPGA
·
2024-02-14 15:25
FPGA应用篇
CRC8
CRC16
CRC校验
CRC校验Verilog
学习小结
领航工程已启动,名师培训氛围浓——商丘市中小学教师“领航工程”第一期名师培训班
学习总结
夜来春雨润垂杨,名师工程即领航。
商丘李渊文
·
2024-02-14 13:48
比打孩子更有效的教育方法
图片发自App读熊太行的《打孩子是最没本事的父母》
学习总结
,这篇讲述的是,打孩子的坏处,提供了比暴力更有效的方法。
释然一笑十年少
·
2024-02-14 12:48
感谢遇到你,我的N师——第三届N师
学习总结
时光荏苒,如白驹过隙。不知不觉,第三届N师学员就要毕业了。回想两个多月前,市教育局黄老师通知我被N师学院录取时,我开始是难以置信,接着表示无比欣喜!我不敢相信我居然能加入这么优秀的团队,我为自己能加入这个集体,能结识来自全国各地的优秀教师而感到自豪!感谢这个平台,感谢吴校长将大家汇集到一起,让我有更多学习的机会。录取通知书2020.1.17N师开班典礼开学典礼在小年夜,在开学典礼中,我认识了很多优
3e9cd8811aa4
·
2024-02-14 11:17
2017年12月7日
学习总结
今天上午老师把昨天留的作业讲解了一下,后来又讲了伺服电机转动角度的控制,还有中断的运用。转到angle(-60,1500)-60☞角度1500☞时间(ms)s1.speed(value)设置速度v=s1.speed()无参数则返回当前速度ext.disalbe()关中断ext.enable()开中断ext.line()返回中断线ext.swint()软件触发中断ext.regs清空配置中断寄存器中
王柏焜
·
2024-02-14 11:45
学习日记第121天——4月
学习总结
,又是全勤!
时间真是好不经用,转眼又是一个月。刚刚过去的这个月,我真的是很忙,上班赶上了全年业务高峰,然后家里老人生病住院,加上自己的其他事情还很多。所以,这个月,过得感觉更加的快一些。还好,早起全勤,日记全勤,30篇一天不少,虽然有时写得很仓促,但是毕意是写了,有时候做的过程比结果要重要很多。一周一本书完成的也很好,这个月读了4本书。但是,我的习惯养成计划没有做好。从1月开始,我每个月要培养一个好习惯,4月
逸瑞同学
·
2024-02-14 10:37
DevExpress控件
学习总结
z
1、Navigation&Layout1.1BarManager如果想在窗体或用户控件(usercontrol)上添加工具条(bars)或弹出菜单(popupmenus),我们需要把一个不可见的控件(component)BarManager(Navigation&Layout)拖放到这个窗体或用户控件上。这个控件维护工具条在窗体上的布局,处理用户的行为(processesanend-user'sa
weixin_34402090
·
2024-02-14 09:13
人工智能
c#
runtime
DevExpress控件
学习总结
1、Navigation&Layout1.1BarManager如果想在窗体或用户控件(usercontrol)上添加工具条(bars)或弹出菜单(popupmenus),我们需要把一个不可见的控件(component)BarManager(Navigation&Layout)拖放到这个窗体或用户控件上。这个控件维护工具条在窗体上的布局,处理用户的行为(processesanend-user'sa
快乐的害虫
·
2024-02-14 09:13
学习总结
- swift适配器 为 Hadoop 的存储层增加对 OpenStack Swift 的支持
虽然文档内所涉及的版本有点旧,但内容很精彩,值得推荐背景在Hadoop中有一个抽象文件系统的概念,它有多个不同的子类实现,由DistributedFileSystem类代表的HDFS便是其中之一。在Hadoop的1.x版本中,HDFS存在NameNode单点故障,并且它是为大文件的流式数据访问而设计的,不适合随机读写大量的小文件。本文将探讨通过使用其他的存储系统,例如OpenStackSwift对
天地不仁以万物为刍狗
·
2024-02-14 07:37
分布式解决方案
AMD
FPGA
设计优化宝典笔记(4)复位桥
高亚军老师的这本书《AMD
FPGA
设计优化宝典》,他主要讲了两个东西:第一个东西是代码的良好风格;第二个是设计收敛等的本质。
徐丹FPGA之路
·
2024-02-14 07:06
FPGA
异构计算
fpga开发
笔记
AMD
FPGA
设计优化宝典笔记(3)控制集
控制集1控制集的个数要求控制集controlset:因为7系列
FPGA
,一个slice只能有一种控制集(触发器的使用方式比如有复位/有时钟使能等等),多了就会分布到不同的slice里,所以代码尽量统一触发器的控制集使用方式
徐丹FPGA之路
·
2024-02-14 07:36
异构计算
FPGA
fpga开发
笔记
2022年4月14日《和孩子一起做家务》培训感悟
今天
学习总结
如下:一、感受1、今天听老师讲课中有提到老人带孩子是不会让孩子参与其中的,老一辈对下一代隔代亲这种形式多样化,普遍的是阻止孩子做家务,不让孩子做家务也当成是疼爱的表达方式,所以他们能做多少是多少
rui瑞
·
2024-02-14 02:06
2018-12-13
学习总结
日期:2018-12-13学员:罗杨体式:山式Samasthiti图片发自App图片发自App图片发自App问题:高低肩,头部没有摆正。手臂上举山式Urdhvahastasana图片发自App问题:没有收腹。祁阳式图片发自App图片发自App问题:没有站正,没有收腹,头部偏了。总结:脚、腹部、头部动作都不正确,加强这些部位的练习。
罗杨_eb1d
·
2024-02-14 01:36
名师工作室一年心得体会 - 草稿
以下是我在工作室
学习总结
。一、进行教学理论学习提升教学理念1、做为一名青年教师,教学要走向成熟,是需要一定教学理论的积淀。我们
O_O_da7a
·
2024-02-14 00:30
【INTEL(ALTERA)】为什么 PCI Express 的 P-tile Avalon Streaming
FPGA
IP 显示 RDC-50002 警告?
说明由于英特尔®Quartus®PrimeProEdition软件版本21.4及更高版本存在一个问题,您可能会看到PCIExpress*的P-tileAvalon®流式传输英特尔®
FPGA
IP违反以下设计助手规则
神仙约架
·
2024-02-13 22:58
INTEL(ALTERA)
FPGA
fpga开发
P-tile
RDC-50002
PCIE
【INTEL(ALTERA)】为什么altera
FPGA
主板测试系统报告power的电流读数高
说明您可能会观察到altera
FPGA
主板测试系统中电源实用程序显示的高电流值,这与直接连接到电源寄存器时测量的值不同。
神仙约架
·
2024-02-13 22:27
INTEL(ALTERA)
FPGA
fpga开发
quartus
主板测试
爱自己抱团
学习总结
20180703
上一周专门练习好好吃饭和专注做一件事,其实好好吃饭,我真的是没有做到,在吃饭的时候心思还是很乱,很乱的,总在胡思乱想。专注做一件事,我的收获比较大,而且因为练习了专注做一件事,我想起了番茄时钟这本书。这一周周日开始,每天都要带家婆去医院打针,于是我就把书放在包里,每天阅读一点点。很感恩上周爱自己的抱团学习,单单学会专注做一件事,我觉得这也很不错。谢谢你,我爱你!
内外合一
·
2024-02-13 20:42
基于嵌入式linux开发的“2048”游戏综合设计
学号:17020110019姓名:高少魁【嵌牛导读】本设计将之前提到的在
FPGA
开发平台上设计的游戏2048移植到了嵌入式开发平台上,利用基于qemu开源软件的虚拟mini2440开发板,使用Framebuffer
Clearlovekui9
·
2024-02-13 18:29
全定制
FPGA
硬件电路设计实现最大公约数求取算法(Quartus II)
设计原理及结构方案四、电路设计描述1.32位D触发器2.32位多路选择器3.32位减法器4.32位求余电路5.GCDOUT信号产生电路6.DONE_L信号产生电路五、仿真激励设计方案及电路仿真结构六、设计总结当前,
FPGA
2402_82964571林
·
2024-02-13 17:41
算法
fpga开发
《
FPGA
至简设计原理与应用》学习笔记2 ——
FPGA
至简设计原理
课程资源视频:https://www.bilibili.com/video/BV14K4y1u7kH/资料:https://www.aliyundrive.com/s/E9H7Mc5hqhu第1章高效编辑器GVIMGVIM官方的四种操作模式命令模式插入模式可视模式正常模式本课程至简设计法将GVIM分为三种模式:命令模式:只能看代码和发出命令,不能进行文本编辑编辑模式:文本编辑列操作模式:对多行的某
|惜取少年时
·
2024-02-13 15:06
FPGA与嵌入式
fpga开发
AMD
FPGA
设计优化宝典笔记(1)触发器
高亚军老师的这本书《AMD
FPGA
设计优化宝典》,他主要讲了两个东西:第一个东西是代码的良好风格;第二个是设计收敛等的本质。
徐丹FPGA之路
·
2024-02-13 09:13
FPGA
异构计算
fpga开发
笔记
AMD
FPGA
设计优化宝典笔记(2)亚稳态
一亚稳态亚稳态的产生是由于寄存器采样不满足建立时间或保持时间要求导致的,亚稳态的产生是无法避免的,我们能做的只是想办法降低其发生的频率。在跨时钟域设计中,由于时钟域存在跨域,如果不采取手段,则会有很大概率会引入亚稳态。今天看了亚稳态这一章,感觉印象最深刻的是,它对应的是异步的处理,也就是发送的寄存器的时钟是一个,接收寄存器的时钟是另外一个。1单bit的信号如果是一个单比特的信号,那么可以通过让接收
徐丹FPGA之路
·
2024-02-13 08:12
FPGA
异构计算
fpga开发
笔记
2018-08-31 day10
学习总结
函数1.函数作为变量在python中,函数就是一种特殊的类型,其实就是在声明类型是function的变量变量能做的是,函数都可以做1.使用一个变量给另外一个变量赋值a=10b=a#声明一个函数func1(声明了一个函数func1,func1就是一个变量deffunc1():print('hellopython')#c也是一个函数c=func1func1()c()输出结果:hellopythonhe
xaidc
·
2024-02-13 07:14
【PyTorch】PyTorch中张量(Tensor)计算操作
PyTorch深度
学习总结
第五章PyTorch中张量(Tensor)计算操作文章目录PyTorch深度
学习总结
前言一、张量比较大小1、torch.allclose()2、torch.eq()和torch.equal
咸鱼鲸
·
2024-02-13 05:32
PyTorch
pytorch
人工智能
python
day02
学习总结
day02
学习总结
1.初识python了解python历史,python2.x与python3.x不兼容python优点:简单和明确,做⼀件事只有⼀种⽅法。学习曲线低,与其他很多语⾔⽐上⼿更容易。
__e145
·
2024-02-13 05:41
【Chrono Engine
学习总结
】4-vehicle-4.1-vehicle的基本概念
由于Chrono的官方教程在一些细节方面解释的并不清楚,自己做了一些尝试,做
学习总结
。
larry_dongy
·
2024-02-13 02:03
Chrono
Engine
学习
商业保险有哪些?
很多人对商业保险都不是很了解,包括我自己在内,通过自己这段时间的
学习总结
,我大概做了一个图,希望能够帮到大家。
不完美的妈妈
·
2024-02-13 02:00
用Rust写个猜数字的游戏(详解)
文章目录简单输入生成一个随机的数字比较猜测数字与神秘数字shadow隐藏与类型转换循环程序处理无效输入完整代码我的
学习总结
简单输入建项目,使用cargo的new命令,创建一个guess_number目录
Yuleo_
·
2024-02-13 01:16
rust
rust
游戏
开发语言
Java
学习总结
(基础1)
一个Java程序可以认为是一系列对象的集合,而这些对象通过调用彼此的方法来协同工作。下面简要介绍下类、对象、方法和实例变量的概念。对象:对象是类的一个实例,有状态和行为。例如,一条狗是一个对象,它的状态有:颜色、名字、品种;行为有:摇尾巴、叫、吃等。类:类是一个模板,它描述一类对象的行为和状态。方法:方法就是行为,一个类可以有很多方法。逻辑运算、数据修改以及所有动作都是在方法中完成的:做什么,怎么
S0fM
·
2024-02-12 21:28
JAVA
java
开发语言
es6
学习总结
以下是我es6学习的一部分总结:letconst和var之间的区别以及应用场景:let是ES6新出的命令,用于声明变量,会形成块级作用域,用其声明的变量,只在let命令所在的代码块内有效,并不再受外部的影响;let不存在变量提升,即变量在声明之前不能使用,这样的设计是为了让大家养成良好的编程习惯,变量一定要在声明之后使用;let会造成暂时性死区,即一进入到let声明的块级作用域,使用let声明的变
丁晓杰_2021强化班
·
2024-02-12 20:13
numpy
学习总结
二
单词发音:squeeze发音:死贵子concatenation[kɒnˌkætəˈneɪʃən]拼接;串联threshold['θreʃhəʊld]死re后的quantile拷n太哦分位数因果不能改智慧不能赐正法不可说无缘不能度天雨虽宽不润无根之草;佛法虽广不度无缘之人1)某一个维度,实现元素复值importnumpyasnparr=np.random.randint(1,10,(2,3))pri
敬德修业-自强不息
·
2024-02-12 19:58
numpy
学习
2021-09-24
今儿四周还真的蛮安静的,这两天都比较早的起床,一天四五次外围巡查,晚上还得紧出点时间来
学习总结
一下白天做的事,真得快吃不消了。感觉昏沉沉的没什么精气神了,很可能是累了。
yingyingjilv789
·
2024-02-12 18:17
FPGA
_工程_基于rom的vga显示
一框图二代码修改moduleDisplay#(parameterH_DISP=1280,parameterV_DISP=1024,parameterH_lcd=12'd150,parameterV_lcd=12'd150,parameterLCD_SIZE=15'd10_000)(inputwireclk,inputwirerst_n,inputwire[11:0]lcd_xpos,//lcdho
哈呀_fpga
·
2024-02-12 18:44
fpga开发
fpga
图像处理
学习
信号处理
系统架构
vivado中关于mark_debug综合被优化的问题
vivado中关于mark_debug综合被优化的问题最近项目中到了
FPGA
验证阶段,使用vivado2010版本百度各种方法去探测想要debug的信号,一些简单的信号,直接在netlist中标记即可,
weixin_37639451
·
2024-02-12 16:10
vivado
AD9689 input clock not detect
网址如下:AD9689inputclocknotdetect-Q&A-High-SpeedADCs-EngineerZone(analog.com)Our
FPGA
boardhastwoAD9689,oneworksok
jjzw1990
·
2024-02-12 16:39
FPGA调试总结
fpga开发
上一页
1
2
3
4
5
6
7
8
下一页
按字母分类:
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他