FPGA学习总结

FPGA_工程_按键控制的基于Rom数码管显示

一信号框图：其中key_filterseg_595_dynamic均为已有模块，直接例化即可使用，rom_8*256模块，调用romip实现。Rom_ctrl模块需要重新编写。波形图：二代码modulekey_fliter#(parameterCNT_MAX=24'd9_999_999(inputwiresys_clk,inputwiresys_rst_n,inputwirekey1,inputw
哈呀_fpga·2024-02-08 06:28

FPGA_vga显示

一VGA1.1VGAVGA是视频图像阵列，是一种使用模拟信号进行视频传输的标准协议。1.2VGA接引脚定义VGA分公母两种，RGB显示标准。1.3VGA显示器VGA显示器采用图像扫描的方式进行图像显示，将构成图像的像素点，在行同步信号与场同步信号的同步下，按照从上到下，从左到右的顺序扫描到显示屏上。二VGA时序标准三VGA显示模式
哈呀_fpga·2024-02-08 06:28

FPGA_时序逻辑_寄存器

二电路开发板：使用fpga开发板上key按键与led灯。原理图：key按键按下输出低电平。led灯低电平控制下处于点亮状态。
哈呀_fpga·2024-02-08 06:57

FPGA_计数与点灯_计数器

二电路开发板：使用fpga开发板上led灯。计数控制led灯在1秒内亮灭，如此反复。原理图：led灯低电平控制下处于点亮状态。
哈呀_fpga·2024-02-08 06:57

FPGA_计数与点灯_奇分频

一理论分频器，分为偶数分频，奇数分频，和计数器非常类似。分频器就是把输入信号频率变成倍数低于输入频率的输出信号。二电路开发板：输出信号输出至开发板拓展io口，使用示波器显示波形，检测信号频率。三信号框图：波形图：四代码moduledivider_six(inputwiresys_clk,inputwiresys_rst_n,outputwireclk_out);reg[2:0]cnt;//定义中间
哈呀_fpga·2024-02-08 06:57

FPGA_简单工程_流水灯

二开发板：使用fpga开发板上led灯。在一定的时间间隔内依次亮起。原理图：led灯低电平控制下处于点亮状态。
哈呀_fpga·2024-02-08 06:57

FPGA_组合逻辑_全加器（层次化设计思想）

功能模块1功能模块1功能模块1二电路开发板：使用fpga开发板上key按键与led灯。使用2个按键表示2个输入数据位，1个按键表示进位信号，2个led分别表述
哈呀_fpga·2024-02-08 06:27

FPGA_简单工程_VGA显示驱动器

一理论使用640*480@60显示模式，将数字信号转换位模拟信号，经由VGA进行显示。使用3GM723，3路高清视频编码芯片。3GM7123编码芯片：该芯片的主要功能是将RGB888的颜色数据转换成模拟的电压信号，然后进入到VGA接口的3个RGB接口。例如RGB888的数据，最后颜色数据就是24位，共有2*24中颜色，当然这种芯片也适用于RGB565，RGB555，RGB444等图像数据类型。二电
哈呀_fpga·2024-02-08 06:55

FPGA时钟资源与设计方法——Xilinx(Vivado)

目录1FPGA时钟资源2时钟设计方案1FPGA时钟资源1.时钟资源包括：时钟布线、时钟缓冲器（BUFG\BUFR\BUFIO）、时钟管理器(MMCM/PLL)。
CWNULT·2024-02-08 03:53

linuxptp的接口函数列举

这个系统框图是基于Linux操作系统的，纯FPGA的1588实现就不介绍了。硬件层：硬件层
就是个linux工程师·2024-02-08 02:53

【线性代数】理解正定矩阵和半正定矩阵

目录1前言2定义3从几何的角度理解4参考文献1前言  内容为自己的学习总结，其中多有借鉴他人的地方，最后一并给出链接。
一穷二白到年薪百万·2024-02-07 23:55

fpga verilog需要注意的一些代码规范以及易错点

fpga里面乘法符号*一个周期是算不出来的，所以例如data*3可用data+data+data代替，加法可在一个周期内算完，才会保证不出错误
一枚清澈愚蠢的研究生·2024-02-07 22:30

FPGA学习笔记

组合逻辑定义wire时序逻辑定义reg有个信号特例也用reg没听清是什么if判断，如果if后面只有一条语句，可以不加beginend，如果有多条语句，要加beginend如果是在always里面赋值，那么需要写reg如果是在assign里面赋值，，就可以不写reg例如outoutreg[3:0]led;在always里面赋值变量的赋值都是在时钟上升沿进行的，复位一般是高电平，所以在下降沿复位，复位
一枚清澈愚蠢的研究生·2024-02-07 22:28

音视频学习之路--NDK交叉编译解析

正文为了方便使用Linux环境，我这里直接在VMWare中安装了一个ubuntu，具体安装的步骤在网上非常多，安装完就是这样：由于好久不玩Linux系统了，这里我也是边搞边学习总结。
蜗牛是不是牛·2024-02-07 19:37

ChatGPT学习大纲

引言  在2023年2月份左右开始使用ChatGPT时，就被它强大的理解能力和应答效果所折服，这期间一直在断断续续的学习和使用，也没形成一个完整的学习过程，最近刚好有空，就寻思着好好再学习总结一下，故写出了
冷暖从容·2024-02-07 19:34

长光11.05学习总结

今天老师一共讲个沿引导线扫掠，管道，倒斜角，阵列特征，镜像特征与修剪体与拆分体。其中要注意的是管道的横截面线必须是相切连续的，设置输出中可以输出多段也可以输出单段，多段的面是圆柱面，单段的面是B曲面。在封闭状态的必要条件是截面曲线和引导曲线的起点要一致。在倒斜角中可以选一条边，也可以选多条边。可以是去材料我可以是增材料，但是要注意的是两条边相互垂直的情况下，两种偏置方法做出来的效果是相同的。下午画
汪怡君wyj·2024-02-07 16:22

X310 和 子板，中心频率

X310XilinxKintex-7XC7K410TFPGA14bit200MS/sADC16bit800MS/sDACFrequencyrange:DC-6GHzwithsuitabledaughterboardUp160MHzbandwidthperchannelTwowide-bandwidthRFdaughterboardslotsOptionalGPSDOMultiplehigh-spe
东枫科技·2024-02-07 13:05

高级FPGA开发之基础协议PCIe(二)

高级FPGA开发之基础协议之PCIe（二）一、TLP报文类型在PCIe总线中，存储器读写、I/O读写和配置读写请求TLP主要由以下几类报文组成：1.1存储器读请求TLP和读完成TLP当PCIe主设备（RC
北京不北·2024-02-07 11:30

LabVIEW FPGA PCIe开发讲解-7.7节：上位机PC端Memory应用程序开发（LabVIEW/C调用DLL文件，神电提供lvlib库）

当FPGA硬件被系统识别成功后，我们就可以编写一个上位机PC端的应用程序来与之通信，比如用来监控下位机FPGA前面板上的控件值或者下发控制指令给FPGA了。
神电测控·2024-02-07 08:15

第12章：实践版OpenMIPS处理器设计与实现

12.1实践版OpenMIPS处理器的设计目标但在实际应用中，程序的体积可能非常大，指令存储器不能集成在FPGA内部了，一般使用FPGA芯片外部的Flash作为指令存储器，同理，一般使用FPGA芯片外部的
tanfuz·2024-02-07 07:26

2.6学习总结10

动态规划知识点动态规划是一种解决问题的策略，适用于具有重叠子问题和最优子结构性质的问题。动态规划的基本思想是将原问题分解为一系列子问题，通过求解子问题的最优解来得到原问题的最优解。在求解子问题时，利用已经求解过的子问题的解来避免重复计算。动态规划的步骤如下：定义状态：将原问题划分为子问题，并定义子问题的状态。定义状态转移方程：确定子问题之间的关系，建立状态转移方程。初始化：确定初始状态的值。确定计
᭄Yoloꦿ᭄·2024-02-07 07:00

JTAG 标准IEEE STD 1149.1-2013学习笔记（一·）Test logic architecture、Instruction register以及Test data registers

我是雪天鱼，一名FPGA爱好者，研究方向是FPGA架构探索和SOC设计。关注公众号【集成电路设计教程】，拉你进“IC设计交流群”。
雪天鱼·2024-02-07 07:55

arcgis坐标系学习总结

ArcMap如何修改地图坐标系统新手教程有时候，地图投影坐标需要作出修改，使得符合要求，不然空间参考不一样无法进行进一步的操作，分析等！下面介绍arcgis地图投影坐标的修改！ArcMap如何修改地图坐标系统（新手教程）工具/原料ArcGIS软件——ArcMap需要修改坐标的地图数据！使用更改数据框坐标系等方法1首先，将地图数据导入，这里我导入的是广西的边界图boundary.shp。如图2双击图
bcbobo21cn·2024-02-07 07:38

1.3 Verilog 环境搭建详解教程

FPGA开发环境有Xilinx公司的ISE（目前已停止更新），VIVADO；因特尔公司的QuartusII；ASIC开发环境有Synopsys公司的VCS；很多人也在用IcarusVerilog和GTKwave
二当家的素材网·2024-02-07 05:43

【INTEL（ALTERA）】为什么在编译 HDMI 英特尔® FPGA IP设计示例 VHDL 变体时看到错误 （13879）？

说明由于英特尔®Quartus®PrimeProEdition软件版本23.2存在一个问题，您在编译HDMI英特尔®FPGAIP设计示例的VHDL变体时可能会看到以下错误：错误（13879）：VHDL绑定指示
神仙约架·2024-02-07 04:25

form builder学习总结整理

目录目录fromsbuilder学习笔记总结：一formBuilder基础知识点（和必备知识）1.1formBuilder的基本对象和功能1.2form对象之间的层次关系1.3常用触发器1.3.1表单层次的触发器1.3.2数据块层次的触发器1.3.3项层次的触发器1.4plsql设置主键自增方式1.4.1创建序列（sequence）1.4.2创建触发器1.4.3添加信息数据自增二新建form实现增
loveforever__·2024-02-07 01:16

2.6学习总结

2.61.蓝桥公园2.路径3.打印路径4.【模板】FloydFloyd算法：是一种多源的最短路径算法，经过一次计算可以得到任意两个点之间的最短路径。这种算法是基于动态规划的思想：m[i][j]表示从i到j这条边的距离，dp[k][i][j]表示从i到j且经过{0,1,...,k-1}中若干点的最短路径。那么转移方程就就是dp[k][i][j]=min(dp[k−1][i][j],dp[k−1][i
啊这泪目了·2024-02-07 01:14

2.5学习总结

2.51.传纸条2.装箱问题3.开心的金明4.传球游戏5.修改数组6.对局匹配7.刷题统计传纸条https://www.luogu.com.cn/problem/P1006题目描述小渊和小轩是好朋友也是同班同学，他们在一起总有谈不完的话题。一次素质拓展活动中，班上同学安排坐成一个�m行�n列的矩阵，而小渊和小轩被安排在矩阵对角线的两端，因此，他们就无法直接交谈了。幸运的是，他们可以通过传纸条来进行
啊这泪目了·2024-02-07 01:42

学习总结（2024/2/6）

P2386放苹果题目描述把m个同样的苹果放在n个同样的盘子里，允许有的盘子空着不放，问共有多少种不同的分法。（5,1,15,1,1和1,1,51,1,5是同一种方法）输入格式第一行是测试数据的数目t，以下每行均包括二个整数m和n，以空格分开。输出格式对输入的每组数据m和n，用一行输出相应的结果。输入输出样例输入173输出8输入3324327输出242说明/提示对于所有数据，保证：1≤m,n≤10，
chilling heart·2024-02-06 23:10

2024/1/31学习总结

今日刷题自然数的拆分自然数的拆分问题题目描述任何一个大于$1$的自然数$n$，总可以拆分成若干个小于$n$的自然数之和。现在给你一个自然数$n$，要求你求出$n$的拆分成一些数字的和。每个拆分后的序列中的数字从小到大排序。然后你需要输出这些序列，其中字典序小的序列需要优先输出。输入格式输入：待拆分的自然数$n$。输出格式输出：若干数的加法式子。样例样例输入7样例输出1+1+1+1+1+1+11+1
chilling heart·2024-02-06 23:09

2022年5月4日学习总结

春蕾第三幼儿园李朋一、感悟随着孩子的成长，感觉总有一种判逆的心理，我越是不让他做的事，他总有去尝试的心理。并且事后的结果我总给予他两个字：活该。现在反过来想，当他听到我的话是什么样的心情呢？忽然心疼了起来。二、新知1.给孩子树立榜样，孩子是看着父母的行为在成长。做父母的必须做到2点：榜样到位，环境到位。2.不用武力解决问题，问题解决的速度越快那他发生的频率就会越高，我们要认真用心的对待孩子成长中的
春来_6001·2024-02-06 22:44

爬虫之xpath/BeautifulSoup/re 基础学习总结（一）

背景：小白，没有计算机基础，只学过python基础语法。大二，目前因为感兴趣所以先学着。开始学习爬虫，记录学习情况，这是我的第一篇文章，存在诸多不足，如果偶尔看见这篇文章，欢迎各位批评指正，也可以对我的学习给予一些建议。现在就是看成套的视频教程学习，过一段时间准备买崔庆才老师的《python3:网络爬虫开发实战》学习正文：1.首先是导入模块，三种都需要导入requests库：importreque
流动的白沙·2024-02-06 20:10

Vivado FIR IP核的使用

⭐️作者简介：小瑞同学，主要学习FPGA、信号处理、通信等。个人主页：小瑞同学的博客主页个人信条：越努力，越幸运！
hi小瑞同学·2024-02-06 20:09

vivado中IP核调用方法简介

、常用IP核调用方法案例2.1FIFOIP核2.2UARTIP核2.3DDR3IP核2.4PLLIP核2.5AXIGPIOIP核三、总结Vivado是Xilinx公司推出的一款集成化设计环境，可以用于FPGA
Simuworld·2024-02-06 20:37

Vivado Digilent IP核

最近在做FPGA的视频处理，学习中看见大佬使用现成的IP核会方便很多，其中就包括DynamicclockgeneratorIP核，根据视频分辨率不同产生动态时钟脉冲的IP核，可以说是相当的方便了，Dynamic
艾利芬特·2024-02-06 20:37

阿里云异构计算类云服务器介绍（GPU云服务器、FPGA云服务器等）

阿里云异构计算云服务器产品可为用户提供了软件与硬件结合的完整服务体系，助力您在人工智能业务中实现资源的灵活分配、弹性扩展、算力的提升以及成本的控制。异构计算类云产品包括GPU云服务器、神龙AI加速引擎AIACC、AI分布式训练通信优化库AIACC-ACSpeed、AI训练计算优化编译器AIACC-AGSpeed、集群极速部署工具FastGPU、GPU容器共享技术cGPU、弹性加速计算实例EAIS和
阿里云最新优惠和活动汇总·2024-02-06 20:28

Bootstrap学习总结笔记（16）-- 基本插件之模态对话框

Bootstrap自带了很多JQuery插件，给用户做前端开发提供了很大的方便。对于每一个插件，有2种引用方式：一是单独引用，即使用Bootstrap的单独*.js文件，这种方式需要注意的是一些插件和CSS组件可能依赖其他插件，所以单独引用的时候，需要弄清楚这种包含关系一并引用；二是直接引用完整的bootstrap.js或者压缩版的bootstrap.min.js，需要注意的是不能同时引用这2个文
kikay·2024-02-06 19:01

2018-04-15 FPGA Kernel Log

AMDprintf我们在kernel中增加了#pragmaOPENCLEXTENSIONcl_amd_printf:enable，以便在kernel中通过printf函数进行debug，这是AMD的一个扩展。printf还可以直接打印出float4这样的向量，比如printf(“%v4f”,vec)。#pragmaOPENCLEXTENSIONcl_amd_printf:enable__kerne
七点水Plus·2024-02-06 18:14

FPGA快速入门路径

适合新手的FPGA入门路径总体路径规划基础学习-verilog语言verilog语言学习，推荐verilog数字系统设计一书，讲解比较详实和全面。
zuoph·2024-02-06 18:14

FPGA-学习路径（更新中）

目前我还在入门FPGA，我想写下我的学习路径，仅供参考，希望帮到更多的人，也希望大家多多指教。
班花i·2024-02-06 18:14

FPGA学习笔记

FPGA和ASICFPGA（FieldProgrammableGateArray）现场可编程逻辑门阵列，ASIC(ApplicationSpecificIntegratedCircuit)即专用集成电路
橙橙养乐多·2024-02-06 18:11

数字电路实验二：FPGA实验箱内置单脉冲测试、数码管基础测试、74LS197产生8421码循环测试信号、实现8421码-＞格雷码译码器、3-8译码器、设计改进实现48译码器a段显示译码电路

数字电路实验报告二实验环境与仪器实验环境实验时间：2022.11.10地点：教学大楼A412气温：22℃实验仪器示波器/逻辑分析仪MSO5354FPGA实验箱元器件目录第一组数字电路实验报告二参与者一、
thinkerhui·2024-02-06 16:12

区块链第4次学习总结----为什么区块链会分叉

前言:csdn论坛对博文内容审核严格，敏感词太多，导致博文往往被误判是违规而无法发布，所以已经很长时间没有更新博客了。但是学习和研究是一个长期的过程，坚持学习才能看到希望。这段时间疫情反复，大部分时间只能居家，想起战火纷飞的战争年代，前辈学者在那么艰苦的环境下都没有中断学术研究，依然坚持做学问搞科学，我辈岂能不效仿？疫情期间减少外出，正好可以利用这段时间写一些博客。另外，我计划录一些区块链视频放到
zsheep·2024-02-06 16:12

数字电路实验1:4联装7段数码管管脚功能、传统实验箱非门延迟、fpga各种虚拟门特性及边沿检测器

软件工程学院目录第一组数字电路实验报告一一、实验室环境与仪器1.实验环境2.实验仪器二、实验内容（1）测量4联装7段数码管管脚功能（2）测量74LS00与非门管脚功能与门延迟（使用传统实验箱）（3）74LS197产生测试信号（使用FPGA
thinkerhui·2024-02-06 16:41

React+Antd+Axios学习总结

一.一些基本概念关于Node。Node.js是一个JavaScript的运行环境，可以让JavaScript运行在服务端。Node让JS也可以写网站后台程序，可以搭建WEB服务器。（上面是我胡说的我其实并不知道它是怎么回事。）关于ES6。ECMAScript6（以下简称ES6）是JavaScript语言的下一代标准。React默认把ES6做为首选标准，其写法可能同以往不太一样。let,const,
Java全栈研发大联盟·2024-02-06 11:40

本周学习总结

一.把token设置到请求头中加一个httprequest拦截器通过window.localStorage.getItem("accessToken")来获取token的value通过config.headers.accessToken=token;将token放到请求头发送给服务器，放在请求头中//httprequest拦截器添加一个请求拦截器axios.interceptors.request
源刃·2024-02-06 08:07

vivado在线调试、在线抓波形方法

7、点击program下载到FPGA，双
千寻xun·2024-02-06 08:18

【基于FPGA的可调数字钟设计】

基于FPGA的可调数字钟设计前言一、设计要求二、实现过程1.总体设计思想2.设计模块分析三、系统调试结语前言近年来由于美国对我国芯片行业的封锁，我国芯片行业迎来了一波发展的浪潮，FPGA这款小众而又实用的芯片也被划在制裁名单中
青柠味汽水·2024-02-06 08:48

VIVADO烧录之FLASH W25Q128JVSIQ

平台：vivado2017.4FPGA芯片：XC7K325T-2FFG676Flash芯片：w25q128jvsiq简言在使用vivado开发工具进行固化程序时需要注意在vivado自带的flash器件库中
逾越TAO·2024-02-06 08:48

Xilinx 黑金ZYNQ开发板AX7020，利用VIVADO进行FPGA程序烧录

参考黑金的AX7020开发板资料中的SDK实验篇PDF教程文件。（1）创建工程，步骤与SDK实验篇中的步骤一致；配置PS端时应该可以只选需要的加载方式，如QSPI或者SD，我目前是两种都勾选了，但是只用了QSPI方式。第一章，1.2.（1）-1.2.（11）00：00（2）通过“RunBlockAutomation”完成端口导出，连接FCLK_CLK0到M_AXI_GP0_ACLK，然后保存，创建
weixin_48793386·2024-02-06 08:18
上一页 4 5 6 7 8 9 10 11 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他