FPGA开发技术

fpga图像处理实战-开运算

先腐蚀后膨胀FPGA实现`timescale1ns/1ps////Company://Engineer:////CreateDate:2024/08/2222:00:36//DesignName://ModuleName
梦梦梦梦子~·2024-08-25 23:38

html语言三要素是,Web前端开发的三要素是什么？

Web前端开发主要包括三个要素分别是：HTML、CSS、JavaScript等，但是随着互联网时代的飞速发展，前端开发技术的三要素也演变成现今的HTML5、CSS3、jQuery，首先，第一要素为HTML5
KNSTY·2024-08-25 10:52

（10）时序收敛专题---＞原则十

1.1.1本节目录1）本节目录；2）本节引言；3）FPGA简介；4）时序收敛原则十5）结束语。1.1.2本节引言“不积跬步，无以至千里；不积小流，无以成江海。
宁静致远dream·2024-08-25 05:18

FPGA硬件扑克牌比赛报名倒计时~！

比赛详细情况在这里：欢迎报名|“向日葵杯”全国教育仿真技术大赛——FPGA硬件扑克牌对抗赛道(qq.com)30s了解比赛玩法！
今天也很爱学习·2024-08-25 04:11

FPGA工程师成长路线（持续更新ing，欢迎补充）

一、开发能力1、FPGA基础知识（1）数电基础知识逻辑门锁存器触发器进制码制状态机竞争与冒险verilog语法（2）FPGA片上资源可配置逻辑块嵌入式块RAM时钟管理资源可编程输入输出单元（IOB）丰富的布线资源底层内嵌功能单元
白开水不甜·2024-08-25 03:05

CSS的:placeholder-shown伪类：精确控制输入框占位符样式

随着Web开发技术的进步，CSS不断引入新的选择器和伪类，以增强开发者对页面元素的控制能力。
2402_85758349·2024-08-24 05:50

AD7606芯片驱动-FPGA实现

介绍本次FPGA使用的是8通道串行采样模式，设计中所用到的AD7606引脚说明如下：名称定义CONVST同步采集转换开始信号BUSYADC忙碌状态信号RD/SCLK采样/寄存器工作时钟CS片选使能DOUTA
热爱学习地派大星·2024-08-23 20:23

大学生HTML期末大作业——HTML+CSS+JavaScript购物商城（美食）

HTML+CSS+JS【购物商城】网页设计期末课程大作业web前端开发技术web课程设计网页规划与设计文章目录一、网站题目二、网站描述三、网站介绍四、网站效果五、️网站代码六、️‍如何学习进步七、‍☠️
无·糖·2024-08-23 16:55

计算机毕业设计hadoop+spark知识图谱美食推荐系统 美食价格预测 美团推荐系统 美团爬虫 大众点评爬虫 美食数据分析 美食可视化大屏 大数据毕设

协同过滤基于用户、物品、SVD混合神经网络、MLP深度学习模型)6.线性回归算法预测房价7.Python爬虫采集大众点评美食数据8.AI短信识别9.百度地图API10.lstm情感分析11.spark大屏可视化开发技术
计算机毕业设计大全·2024-08-23 13:22

计算机毕业设计hadoop+spark知识图谱高考分数预测系统 高考志愿推荐系统 高考可视化大屏 高考大数据 高考数据分析 高考爬虫 大数据毕业设计

开发技术hadoopsparkspringbootvue.jsPython爬虫、机器学习、深度学习mybatis-plusneo4j知识图谱图数据库mysql协同过滤算法(基于物品、基于用户模式)MLP
计算机毕业设计大全·2024-08-23 11:05

fpga图像处理实战-图像腐蚀

图像腐蚀图像腐蚀（Erosion）是一种常用的形态学操作，主要用于消除图像中的小白噪声、分离相连的物体或缩小前景对象。腐蚀操作通常在二值图像（黑白图像）上进行，但也可以应用于灰度图像。图像腐蚀的基本原理图像腐蚀的基本思想是将一个结构元素（也称为核）在图像上进行滑动，并对其覆盖的区域进行操作。对于二值图像，腐蚀操作会使前景（通常是白色像素，值为1）中的像素在结构元素覆盖范围内，如果结构元素的所有像素
梦梦梦梦子~·2024-08-23 08:11

fpga图像处理实战-垂直镜像（二）

FPGA实现`timescale1ns/1ps////Company://Engineer:////CreateDate:2024/08/2018:47:24//DesignName://ModuleName
梦梦梦梦子~·2024-08-23 08:41

fpga图像处理实战-对角镜像

FPGA实现`timescale1ns/1ps////Company://Engineer:////CreateDate:2024/08/2120:08:47//DesignName://ModuleName
梦梦梦梦子~·2024-08-23 08:41

fpga图像处理实战-YCBCR转RGB

128G=Y-0.344*(U-128)-0.714*(V-128)=Y-0.344*CB-0.714*CR+1.058*128B=Y+1.772*(U-128)=Y+1.772*CB-1.772*128FPGA
梦梦梦梦子~·2024-08-23 08:41

数字IC/FPGA中有符号数的处理探究

做秋招笔试题时不出意外地又发现了知识盲区，特此学习记录。1.前提说明有符号数无非分为两种：正数和负数，其中正数的符号位是0，不会引起歧义，负数的符号为1，采用的是补码表示。此处复习一下补码的知识：对正数而言原码反码补码一致，负数则有区别，要掌握将熟知的十进制负数转化成补码的形式表示，反之亦然。1.1根据补码计算实际值转化规则为：如果符号位（最高位）是0，那么这个数是非负数，补码和实际值相同。如果符
-interface·2024-08-22 16:05

阿里云服务器X86计算、Arm计算、GPU/FPGA/ASIC、弹性裸金属服务器、高性能计算架构区别

在我们选购阿里云服务器的时候，云服务器架构有X86计算、ARM计算、GPU/FPGA/ASIC、弹性裸金属服务器、高性能计算可选，有的用户并不清楚他们之间有何区别，本文主要简单介绍下不同类型的云服务器有何不同
阿里云最新优惠和活动汇总·2024-08-22 16:13

PCIE-Precode

[FPGA实现及PCIeIP核知识点]PCIe为什么要增加Precoding？-FPGA常见问题论坛-FPGACPLD-ChipDebug一旦打开就持续到下次recovery.rc
+徐火火+·2024-08-22 13:13

基于AngularJS的企业软件前端架构

独角兽企业重金招聘Python工程师标准>>>这篇是我参加QCon北京2014的演讲内容：提纲：企业应用在软件行业中占有很大的比重，而这类软件多数现在也都采用B/S的模式开发，在这个日新月异的时代，它们的前端开发技术找到了什么改进点呢
weixin_33980459·2024-08-22 09:49

FPGA经验分享——时序收敛之路

FPGA经验分享——时序收敛之路2017-04-0113:021132人阅读评论(0)收藏举报分类：FPGA研究（42）FPGA之时序分析（2）首先感谢coyoo博主一直以来在EDN上分享他的经验，也感谢他这次慷慨拿出新作与我们分享
清风飞扬go·2024-08-22 06:31

计算机毕业设计之SSM制造业MES生产管理ERP平台 制造装备物联及生产管理平台

功能MES开发技术springmvc+spring+mybatis(ssm)jQueryAjaxecharts运行截图MESMESMESMESMESMESMESMESMESMESMESMESgMES对源代码感兴趣的可以多看看我主页的简介跟我
计算机毕业设计大全·2024-08-22 02:21

如何学好uni-app

学习uni-app需要掌握以下技能：1.前端基础：熟悉HTML、CSS和JavaScript等前端开发技术，了解基本的前端框架如Vue.js。
梨园猫·2024-08-21 23:50

新书速览|Django 5 Web应用开发实战

构建未来，用Django5打造全新Web应用本书内容《Django5Web应用开发实战》集Django架站基础、项目实践、开发经验于一体，是一本从零基础到精通DjangoWeb企业级开发技术的实战指南。
全栈开发圈·2024-08-21 23:49

程序员开发技术整理

前端技术：vue-前端框架element-前端框架bootstrap-前端框架echarts-图标组件C#后端技术：webservice：soap架构：简单的通信协议，用于服务通信ORM框架：对象关系映射，如EF：对象实体模型，是ado.net中的应用技术soap服务通讯：xml通讯ado.net：OAuth2:登录授权认证：Token认证：JWT：jsonwebtokenJava后端技术：便捷工
laizhixue·2024-03-27 09:28

基于FPGA的UDP协议栈设计第二章_IP层设计

文章目录前言：IP层报文解析一、IP_TX模块一、IP_RX模块总结前言：IP层报文解析参考：https://blog.csdn.net/Mary19920410/article/details/59035804版本：IP协议的版本，4bit，IPV4-0100，IPV6-0110首部长度：IP报头的长度。固定部分的长度（20字节，5个32bit，一般就填5）和可变部分的长度之和。4bit。最大为
顺子学不会FPGA·2024-03-26 19:38

C#使用ASP.NET Core Razor Pages构建网站（二）

上一篇文章讲了HTTP协议的基本概念、客户端Web开发技术以及ASP.NETCore框架的关键特点和创建项目方法链接：C#使用ASP.NETCoreRazorPages构建网站（一）接下来继续了解ASP.NETCoreRazorPages
林祖师·2024-03-26 14:02

C#、ASP、ASP.NET、.NET、ASP.NET CORE区别、ASP.NET Core其概念和特点、ASP.NET Core个人心得体会

ASP.NET是微软推出的下一代Web应用程序开发技术，它提供了更强大、更高效的功能和工具。ASP
lijingguang·2024-03-19 08:49

计算机毕业设计之ssm图书馆预约占座系统平台

开发技术后台:springmvc+spring+mybatis（SSM）前台：JQuerylayUI百度echarts数据库：MySQL代码开源地址(码云gitee)https://gitee.com/
B站计算机毕业设计超人·2024-03-19 00:44

Android Q 音频获取指南

作者:DonTurner,开发技术推广工程师,AndroidMedia团队AndroidQ新引入的AudioPlaybackCaptureAPI允许应用获取其它应用中的音频。
谷歌开发者·2024-03-17 22:48

【vivado】fpga时钟信号引入

FPGA的时钟信号一般由板上晶振经由时钟引脚引入，有时由于工程需要也会从pin脚引入其他外部时钟，这时为了该时钟能够正常工作，满足xilinxfpga的外部时钟引入规则。
刘小适·2024-03-16 12:18

FPGA常用通信协议 —UART（二）---UART接收

一、信号说明因为是接收端，所以输入的是RX，发送端一次发8位串行数据，在本模块中，要接收这8位数据并转换为并行数据，因为最终要实现数据的回环，这8位并行数据会在下一个模块中被转换为串行数据再发出去，需要一个数据有效信号，当它拉高时表示八位数据接收完成，可以进行并串转换并发送了。时钟采用50Mhz，下面是信号列表reg1,reg2,reg3rx打拍后的信号work_en拉高表示正在接收信号bote_
毛豆仙人·2024-03-15 00:54

开发技术-Java从字符串中提取小数

目录1.前提正则表达式全解析+常用示例常用正则表达式合集，这一篇就够了！！Pattern和Matcher2.实现1.前提项目上请求第三方服务，其中有个字段为字符串和小数的混合，类似：武汉0.1333；北京10.25；其它地区110.1需要将其中的小数取出。技术积累：正则表达式全解析+常用示例常用正则表达式合集，这一篇就够了！！Pattern和Matcher2.实现Stringstr="武汉0.13
JustDI-CM·2024-03-12 03:18

FPGA-AXI4总线介绍

下一节：AXI接口时序解读AXI总线概述Xilinx软件官方axi协议有以下三种：AXI4:是面向高性能传输且带有存储地址映射的，最大允许256次数据突发传输。AXI4-Lite：轻量级的地址映射传输。AXI4-Stream：无地址映射，允许无限制数据突发传输。AXI4总线关键信号解释1.写地址通道信号（代表写地址控制信号等）AWID:写地址IDAWADDR:写地址，一次突发传输的起始地址AWLE
北纬二六·2024-03-11 22:10

FPGA_AXI4总线

转至https://blog.csdn.net/yake827/article/details/41485005(一)AXI总线是什么？AXI是ARM1996年提出的微控制器总线家族AMBA中的一部分。AXI的第一个版本出现在AMBA3.0，发布于2003年。当前的最新的版本发布于2010年。AXI4：主要面向高性能地址映射通信的需求；AXI4-Lite：是一个简单地吞吐量地址映射性通信总线；AX
neufeifatonju·2024-03-11 22:09

如何成为fpga工程师

FPGA的应用领域非常的广，尤其再人工智能，大数据，云计算等等方向非常吃香。
宸极FPGA_IC·2024-03-09 04:29

【EDA概述】

文章目录前言一、EAD技术的发展二、FPGA和CPLD有什么区别三、FPGA应用？
Winner1300·2024-03-06 18:42

Go开发技术示例：构建一个简单的Web服务器

Go开发技术示例：构建一个简单的Web服务器Go语言，也被称为Golang，自2009年诞生以来，已经发展成为一种强大且高效的系统编程语言。它适用于多种应用场景，包括Web开发、云计算、分布式系统等。
·2024-03-02 05:51

#FPGA（基础知识）

1.IDE:QuartusII2.设备：CycloneIIEP2C8Q208C8N3.实验：正点原子-verilog基础知识4.时序图：5.步骤6.代码：
GrassFishStudio·2024-03-01 15:28

可视化大屏前端开发：GIS开发技术栈

GIS前端开发技术栈通常包括以下几个方面：前端框架：GIS前端开发通常使用Vue、React或Angular等前端框架来构建应
千汇数据的老司机·2024-02-20 23:47

xilinx FPGA 除法器IP核（divider）的使用 vivado 2019.1

参考：xilinxFPGA除法器ip核（divider）的使用（VHDL&Vivado）_vivado除法器_坚持每天写程序的博客-CSDN博客一、创建除法IPvivado的除法器ip核有三种类型，跟ISE
小 阿 飞·2024-02-20 21:31

除法器 c语言 模拟,用Vivado-HLS实现低latency除法器

XilinxVivadoHigh-LevelSynthesis(HLS)工具将C,C++,或者SystemC设计规范，算法转成RegisterTransferLevel(RTL)实现，可综合到XilinxFPGA
小小羊羊羊·2024-02-20 21:00

xilinx FPGA 乘法器 除法器 开方 IP核的使用（VHDL&ISE）

目录一、乘法器ip核1.新建工程之后建一个ip核文件：2.配置ip核：3.编写顶层文件或者激励文件：第一种情况：这个是加了ce的第二种情况：这个是加了ce和sclr的第三种情况：这个是不加使能的乘法器的正确使用：第二天的新进展：最高位是1结果之所以出问题，是因为设置的时候我忘了改了，那个输入的类型默认是signed，即有符号位，大家一定要看清楚哟，按照自己需求，看是否设置最高位为有符号位二、除法器
坚持每天写程序·2024-02-20 21:30

数字信号处理基础----xilinx除法器IP使用

但在一些特殊情况下，希望采用乘除法，这时候在FPGA当中就需要专用的IP了。乘除法在FPGA当中实现起来是比较困难的一件事情。
black_pigeon·2024-02-20 21:27

基于SSM的学生选课系统设计

基于SSM的学生选课系统设计开发技术SSM开发工具Eclipse+MYSQL+JDK8+tocmat8技术交流Q405425197摘要随着Internet的普及，越来越多的学校建立了自己的Web网站，其学生选课系统统是构成学生网站的一个重要组成部分
qq405425197·2024-02-20 21:50

Orillusion感谢谷歌GDG DevFest开发者大会2023（北京）的推荐

谷歌开发者社区（GoogleDeveloperGroups）是谷歌开发者部门发起的全球项目，是面向对Google和开源技术、开放技术感兴趣的开发者社区，由对谷歌开发技术感兴趣的开发者们主导。
·2024-02-20 21:41

Orillusion感谢谷歌GDG DevFest开发者大会2023（北京）的推荐

谷歌开发者社区（GoogleDeveloperGroups）是谷歌开发者部门发起的全球项目，是面向对Google和开源技术、开放技术感兴趣的开发者社区，由对谷歌开发技术感兴趣的开发者们主导。
·2024-02-20 21:40

Amazon Q | 融会贯通的 AI 开发助手来了！

亚马逊云科技开发者社区为开发者们提供全球的开发技术资源。这里有技术文档、开发案例、技术专栏、培训视频、活动与竞赛等。
·2024-02-20 15:56

re:Invent 2023 开发者指南来了！@开发者们，Let's 构！

亚马逊云科技开发者社区为开发者们提供全球的开发技术资源。这里有技术文档、开发案例、技术专栏、培训视频、活动与竞赛等。帮助中国开发者对接世界最前沿技
·2024-02-20 15:55

基于FPGA的I2C接口控制器（包含单字节和多字节读写）

1、概括  前文对IIC的时序做了详细的讲解，还有不懂的可以获取TI的IIC数据手册查看原理。通过手册需要知道的是IIC读、写数据都是以字节为单位，每次操作后接收方都需要进行应答。主机向从机写入数据后，从机接收数据，需要把总线拉低来告知主机，前面发送的数据已经被接收。主机在读取从机数据后，如果还需要继续读取数据，就要对从机做出应答，否则不应答。  另一个需要注意的是数据在时钟的低电平中间进行赋值，
电路_fpga·2024-02-20 12:51

【FPGA开发】HDMI通信协议解析及FPGA实现

本篇文章包含的内容一、HDMI简介1.1HDMI引脚解析1.2HDMI工作原理1.3DVI编码1.4TMDS编码二、并串转换、单端差分转换原语2.1原语简介2.2原语：IO端口组件2.3IOB输入输出缓冲区2.4并转串原语`OSERDESE2`2.4.1`OSERDESE2`工作原理2.4.2`OSERDESE2`级联示意图2.4.3`OSERDESE2`工作时序图2.4.4`OSERDESE2`
Include everything·2024-02-20 12:51

FPGA时钟资源与设计方法——IO延迟约束（Vivado）

只能分析内部的时序信息，对于外部的时序信息Vivado无法提供，在设计中要精确建模外部时序信息，必须为输入和输出端口提供输入输出延迟信息，而I/O延迟约束就是告知XilinxVivado集成设计环境（IDE）FPGA
CWNULT·2024-02-20 12:19
上一页 4 5 6 7 8 9 10 11 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他