E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
FPGA开发指南》
QT6 C++
开发指南
QT6C++
开发指南
1认识QT1.1QT的简介1.2QT的安装2GUI程序设计基础2.1GUI程序结构2.2可视化UI设计2.2.3信号与槽函数2.2.4信号与槽的使用2.5QTCreator使用技巧3QT
grant_wtt
·
2023-12-27 16:29
QT
c++
开发语言
图像分割算法
毫米波雷达的静止“目标”滤除问题https://blog.csdn.net/xhblair/article/details/130849777车载与体征/手势检测毫米波雷达信号处理流程csdn链接专利-一种基于
FPGA
sangba2019
·
2023-12-27 16:41
自动驾驶
图像分割
STM32开发:GPS模块
开发指南
GPS模块在嵌入式系统中广泛应用,它能够提供准确的定位和时间信息。本文将详细介绍如何在STM32微控制器上进行GPS模块开发。我们将讨论必要的硬件连接、软件配置以及源代码实现。硬件连接:连接GPS模块至STM32微控制器的串行通信接口(USART)。GPS模块通常使用UART协议进行通信。根据不同的STM32系列,选择一个可用的USART接口,并连接其引脚到GPS模块的TX和RX引脚。根据GPS模
UoEmacs_Lisp
·
2023-12-27 11:42
stm32
单片机
嵌入式硬件
FPGA
时序约束-汇总篇
FPGA
时序约束理论篇
FPGA
时序约束理论篇-时序路径和模型
FPGA
时序约束理论篇-Skew讲解
FPGA
时序约束实战-I/O口约束
FPGA
时序约束实战-时钟周期约束
jk_101
·
2023-12-27 06:19
FPGA
fpga开发
项目前置知识整理(1):图像增强技术之多曝光融合
输出高质量图像;理论参考:采集曝光程度不同的图像后,通过图像算法实现融合;实际实现:采集单张图片,通过算法生成曝光度(亮度不同)的两张图像,进行融合;参考视频:22_基于图像金字塔的曝光融合(第一讲)_大磊
FPGA
NoNoUnknow
·
2023-12-27 05:09
图像处理
人工智能
2021-10-05,给自己立一个Flag,养成良好作息
凌晨一点前睡觉4.第二天早上八点起床昨日反思修改PPT任务未完成原因:精力不集中,效率低周目标·完成进度周目标:完成TIFS论文写作完成IOTTutorial4exercise待完成:1.仿真数据2.
FPGA
求学者YG
·
2023-12-27 05:13
迪文屏开发保姆级教程6----触摸实现界面切换
文哥悄悄话:官方
开发指南
PDF:(不方便下载的私聊我发给你)https://download.csdn.net/download/qq_21370051/88647174?
Z文的博客
·
2023-12-27 02:02
迪文屏开发保姆级教程
单片机开发教程
迪文屏
串口屏
STM32
嵌入式
单片机
T5L
迪文屏开发保姆级教程5—表盘时钟和文本RTC显示
文哥悄悄话:官方
开发指南
PDF:(不方便下载的私聊我发给你)https://download.csdn.net/download/qq_21370051/88647174?
Z文的博客
·
2023-12-27 02:01
单片机开发教程
迪文屏开发保姆级教程
迪文屏
串口屏
单片机
STM32
T5L
CAN协议
FPGA
篇
一.引言CAN(ControllerAreaNetwork)总线,即控制器局域网总线,是一种功能丰富的车用总线标准。该协议最初是由德国博世(Bosch)公司在1983年制定的,之后在美国密歇根州底特律举行的汽车工程师协会(SAE)会议上正式发布推出。1987年,Intel公司推出的首款CAN总线芯片(82526)上市销售。1991年,奔驰汽车发布的第一款基于CAN总线的多路布线系统汽车——W140
我来挖坑啦
·
2023-12-27 02:14
fpga开发
信息与通信
面试
单片机
c语言
实验八 基于
FPGA
的分频器的设计
基本任务一:设计一个分频器,输入信号50MHZ,输出信号频率分别为1KHZ,500HZ,1HZ。m100:扩展任务二:控制蜂鸣器发出滴滴滴的声音
22的卡卡
·
2023-12-27 01:44
数电实验
fpga开发
Quartus prim实现模块化电路设计,生成子电路元件并在Block Diagram File中调用的解决方案(关于
FPGA
的复杂工程设计的相关博客都会采用此方法)
新建工程新建BlockDiagramFile保存为顶层文件新建VerilogHDLFile文件(用来编写子模块电路代码)保存文件并命名文件调用元件设置端口属性
致力于研究如何把螺丝拧紧问题的资深专家
·
2023-12-26 23:33
FPGA
数据库
fpga开发
开发语言
基于Quartus Prime平台
FPGA
关于VGA显示的模块化设计:VGA八种单色屏1s切换显示、横条纹、竖条纹、棋盘格显示、显示模式按键可调、数码管显示单色屏序号
一:VGA协议简介VGA(VideoGraphicsArray)是一种显示接口标准,它最初由IBM于1987年推出。VGA协议定义了计算机视频输出信号的格式和特性。它主要用于连接计算机和显示器之间的传输,实现图像和视频的显示。VGA协议支持最高分辨率为640x480像素,色彩深度为16位色(即65,536种颜色)。它使用模拟信号传输,通过15个针脚的连接器将图像信号传送到显示器。VGA协议还定义了
致力于研究如何把螺丝拧紧问题的资深专家
·
2023-12-26 23:33
fpga开发
FPGA
-Xilinx ZYNQ PS端实现SD卡文件数据读取-完整代码
FPGA
-XilinxZYNQPS端实现SD卡文件数据读取本章节记录XilinxZYNQPS端实现SD卡txt文件的数据读取。
Bellwen
·
2023-12-26 20:27
FPGA开发
fpga开发
嵌入式硬件
FPGA
-ZYNQ-7000 SoC在嵌入式系统中的优势
FPGA
-ZYNQ-7000SoC在嵌入式系统中的优势本章节主要参考书籍《XilinxZynq-7000嵌入式系统设计与实现基于ARMCortex-A9双核处理器和Vivado的设计方法(何宾,张艳辉编著
Bellwen
·
2023-12-26 20:56
FPGA开发
fpga开发
嵌入式硬件
系统架构
一分钟搭建宠物用品小程序,快速实现电商创业
本文将为您提供从需求明确到提交审核的完整
开发指南
。选择一个专业成熟的小程序商城制作平台,能大大简化开发过程。乔拓云平台是一个集商城、小程序、网站、APP四合一的智能建站平台,其亲少儿教育小程序模板功能
开心小米粒
·
2023-12-26 20:24
微信小程序
小程序
【工具使用-AP】AP测试16通道数据不稳定现象
一,问题现象使用AP录制
FPGA
输出的TDM16的数据出现数据不稳定的情况。现象如下所示:二,问题原因WCK和DATA线没有接地。
__xu_
·
2023-12-26 19:07
工具使用
Audio
Precision
FPGA
TDM
vivado 对高阻z和不定态x信号的处理
如果发现反例,欢迎评论一起探讨文章目录声明引言1,高阻z代码综合后的原理图前仿真结果后仿真结果结论2,不定态代码综合后的原理图前仿真结果后仿真结果结论3,cnt的情况说明引言最近在做关于
FPGA
原型验证
月落乌啼霜满天@3760
·
2023-12-26 19:54
硬件
综合
其他
经验分享
verilog
fpga
ila采集时钟波形,引发的关于时序的思考
但是在Debug时,我们可能需要判断
FPGA
内部的某个时钟信号有没有正常工作。在不增加输出管脚的情况下,还是用
月落乌啼霜满天@3760
·
2023-12-26 19:54
硬件
调试
windows
其他
经验分享
模型实战(18)之C++ - tensorRT部署GAN模型实现人脸超分辨重建
模型实战(18)之C++-tensorRT部署GAN模型实现人脸超分辨重建一个实现人脸超分辨率重建的demo支持StyleGAN:GPENorG
FPGA
N通过C++-tensorrt快速部署,推理速度每帧在
明月醉窗台
·
2023-12-26 16:14
#
深度学习实战例程
c++
生成对抗网络
人工智能
神经网络
visualstudio
求职小程序列表基础配置-移动端通用列表模块配置教程(1)
求职小程序列表基础配置-移动端通用列表模块配置教程(1)移动端通用列表页
开发指南
准备工作注册多八多AIIDE账号:访问多八多AIIDE官网并注册新账号。完成邮箱和手机号的验证。
小多AI开发助手
·
2023-12-26 16:22
移动通用模块
小程序
数据库
低代码
javascript
后端
云原生
性能暴增的Rope Crystal版本:红宝石(12.25)
同时引入了一些实验性参数,还更新了G
FPGA
N和引入了GPEN模型1!!!
若苗瞬
·
2023-12-26 14:55
Python
人工智能/机器学习
rope
crystal
ruby
roop
dfl
【工具使用-A2B】使用A2B配置16通道车载音频系统
使用
FPGA
输出双TDM8的信号给到A2BMaster节点,音频数据经过A2B双绞线,传输到A2BSlave节点,然后解析成双TDM8的音频数据,然后给到车载功放。
__xu_
·
2023-12-26 13:01
A2B
fpga开发
A2B
ADI
AD2428
phy芯片测试寄存器_如何使用VIO去读取PHY里面对应寄存器测试RGMII接口
测试场景测试拓扑图如下试场景连接图测试方法:使用TestCenter向被测板子上的千兆以太网口打流,在
FPGA
内部通过自回环从源端
weixin_39732866
·
2023-12-26 11:38
phy芯片测试寄存器
phy芯片测试寄存器_RGMII接口调试使用VIO读取PHY寄存器值
测试场景测试拓扑图如下试场景连接图测试方法:使用TestCenter向被测板子上的千兆以太网口打流,在
FPGA
内部通过自回环从源端口返回给TestCenter,通过看TestCenter控制界面上显示结果判断自回环是否正确
电影人王迓难
·
2023-12-26 11:07
phy芯片测试寄存器
veristand c语言编程,在NI VeriStand环境中进行
FPGA
相关配置
描述本文主要介绍了用户如何在NIVeriStand环境中进行基于
FPGA
的相关配置。并以使用7851R输出PWM波为例,叙述了在VeriStand2011运行环境中所需要的所有工作。
边缘人静心
·
2023-12-26 10:05
veristand
c语言编程
veristand c语言编程,NI VeriStand应用
NIVerStand有助于您配置针对多核处理器的实时引擎,以执行以下任务:本文引用地址:http://www.eepw.com.cn/article/113690.htm模拟、数字、通信总线,和基于现场可编程门阵列(
FPGA
奈灵
·
2023-12-26 10:05
veristand
c语言编程
labview设置处理器内核数_搭配NI LabVIEW进行多核编程
搭配NILabVIEW进行多核编程NILabVIEW图形化编程方法不仅省时,还很适合对多核处理器和其他并行硬件[如:现场可编程门阵列(
FPGA
)]进行编程。
weixin_39982580
·
2023-12-26 10:35
labview设置处理器内核数
veristand c语言编程,什么是NI VeriStand ?
即买即用的NIVerStand有助于您配置针对多核处理器的实时引擎,以执行以下任务:·模拟、数字、通信总线,和基于现场可编程门阵列(
FPGA
)的I/O接口·可触发,多文件数据记录·实时激励生成·计算通道
张梓萱
·
2023-12-26 10:35
veristand
c语言编程
如何编写VeriStand custom device/custom
FPGA
Target以及基本原理
在做HIL开发的时候用到了
FPGA
,对于Labview中可以很方便的使用
FPGA
,但是在用VeriStand做模型仿真的时候,调用
FPGA
就没呢么方便了。感觉就是功能还没有完善。
kcx064
·
2023-12-26 10:32
多旋翼半物理实时仿真平台开发
custom
device
custom
FPGA
Labview
Veristand
在 NI VeriStand 中使用 NI
FPGA
设备的入门资料
在NIVeriStand中使用NI
FPGA
设备的入门资料-NI环境软件VeriStandLabVIEW
FPGA
Module驱动NICompactRIONIRSeriesMultifunctionRIOFlexRIONIVeriStand
面包超人总动员
·
2023-12-26 10:00
fpga开发
labview
fpga
8段4位数码管verilator模拟
8段4位数码管verilator模拟seg.vmoduleseg(inputwireclk,inputwirerst_n,outputwire[7:0]SEG,outputwire[3:0]SEL);reg[7:0]digit[0:15]='{8'h3f,8'h06,8'h5b,8'h4f,8'h66,8'h6d,8'h7d,8'h07,8'h7f,8'h6f,8'h77,8'h7c,8'h39,
yvee
·
2023-12-26 09:40
fpga开发
Intel
FPGA
技术开放日
概要时间:2023.11.14全天(9:00-16:20)地点:北京望京.凯悦酒店主题内容:分享交流了Intel
FPGA
产品技术优势和落地实践方案。
tiger119
·
2023-12-26 09:39
芯片
FPGA
fpga开发
EDA
FPGA
分频电路设计(2)
实验要求:采用4个开关以二进制形式设定分频系数(0-10),实现对已知信号的分频。类似实验我之前做过一次,但那次的方法实在是太笨了:利用VHDL实现一定系数范围内的信号分频电路需要重做以便将来应对更大的分频系数先画个图分析下:做偶数系数的分频,你只要关注上升沿或下降沿中的其中一种即可,但如果是奇数系数分频,你必须同时关注两种变化。我的代码:libraryieee;useieee.std_logic
非洲蜗牛
·
2023-12-26 09:09
FPGA
fpga开发
VHDL
NI VeriStand中的硬件I / O延迟时间
NIVeriStand中的硬件I/O延迟时间-NI适用于软件VeriStand问题详述在我的VeriStand项目中,我要从DAQ或
FPGA
硬件中获取数据,在模型中处理输出,然后输出数据。
面包超人总动员
·
2023-12-26 09:38
fpga开发
labview
【
FPGA
】分享一些
FPGA
高速信号处理相关的书籍
在做
FPGA
工程师的这些年,买过好多书,也看过好多书,分享一下。后续会慢慢的补充书评。
神仙约架
·
2023-12-26 09:38
FPGA
学习
硬件
fpga开发
高速信号处理
FPGA
-AMBA协议、APB协议、AHB规范、AXI4协议规范概述及它们之间的关系
FPGA
-AMBA协议、APB协议、AHB协议、AXI4协议规范概述笔记记录,AMBA协议、APB协议、AHB规范、AXI4协议规范概述,只是概述描述,具体详细的协议地址传输、数据传输等内容将在下一章节详细说明
Bellwen
·
2023-12-26 09:06
FPGA开发
fpga开发
嵌入式硬件
系统架构
fpga
verilog rs232 发送模块实现
RS-232是一种串行通信协议,用于在计算机和其他外部设备之间进行数据传输。RS-232定义了电气特性、信号级别、机械特性和传输速率等规范,为串行通信提供了一种标准化的接口。RS-232通常使用DB9连接器,用于传输和接收数据、控制信号以及地线连接。但除了235脚其它基本都省略了,一个发送一个接收还有个地。rs232是单端传输,还有485,422差分传输,485半双工,422全双工,原理差不多下面
yvee
·
2023-12-26 09:36
fpga开发
中国赏金写手网官网app,中国赏金写手网app下载
一、中国赏金写手网官网app
开发指南
中国赏金写手网官网app是一个为写手提供任务发布和稿酬结算的平台。开发这个app需要考虑用户界面友好、功能实用等方面。
配音就业圈
·
2023-12-26 06:02
耦合
理想的过程是没有耦合,直通似的,这就是
FPGA
固件开发人员的模式。“是啊,电路连线中怎么耦合呢?”。他们会开放出一堆的寄存器供配置,不同的模式下有不同的配置。
ww4u
·
2023-12-26 05:12
AXI总线核心解读---基于官方文档
AXI总线何处使用AXIZYNQ异构芯片,内部总线使用的AXI总线纯
FPGA
的IP接口也要用高速接口,DDR(AXI、传统)等模块都有涉及到什么是AXI总线AXI的三种形式:AXI-FULL:高性能的存储器映射需求
Per_HR7
·
2023-12-25 23:48
fpga开发
【【IIC模块Verilog实现---用IIC协议从
FPGA
端读取E2PROM】】
IIC模块Verilog实现–用IIC协议从
FPGA
端读取E2PROM下面是design设计I2C_dri.vmoduleIIC_CONTROL#(parameterSLAVE_ADDR=7'b1010000
ZxsLoves
·
2023-12-25 17:05
Verilog学习系列
FPGA学习
fpga开发
单片机
嵌入式硬件
【
FPGA
】Verilog 实践:优先级编码器 | Priority encoder
0x00优先级编码器(Priorityencoder)"能将多个二进制输入压缩成更少数目输出的电路或算法的编码器"优先级编码器是一种编码器,它考虑了两个或更多输入位同时变为1但没有收到输入的情况。当输入进来时,优先级编码器会按照优先级顺序进行处理。通常,它按升序或降序排列输入的优先级,当没有输入时,它会向输出一个1,以区分零输入和零输出。在下面的真值表中,输入值的优先级顺序如下:优先级编码器012
柠檬叶子C
·
2023-12-25 17:52
fpga开发
趋动科技猎户座OrionX AI加速器资源池化软件——产品介绍
目前,云端AI算力主要由三类AI加速器来提供:GPU,
FPGA
和AIASIC芯片。这些加速器的优点是性能非常高,缺点是价格也非常高。今天由于缺乏高效经济的AI加速器虚拟化解决方案,绝大部分企业因无法构
virtaitech
·
2023-12-25 15:07
gpu
ai
人工智能
云服务器
智能化汽车加速布局,《车载系统应用
开发指南
》助力Android工程师成功转型
曾几何时,国产品牌还是“中国制造”,现如今已经悄然变为“中国智造”了。国产品牌现如今在各行各业都取得了辉煌的战果,车载操作系统就是最好的例子。Android系统对互联网时代的各类互联互通操作支持较好,兼容性也很出色,实现了手机APP与车载系统APP的互通、截至目前,支持AndroidAuto的汽车已有300多款,这对中国整个互联网汽车行业来说也具有重大意义。Android之所以在车载系统开发中占据
我爱田Hebe
·
2023-12-25 14:59
FPGA
扫盲文
姓名:吕红霞;学号:20011210203;学院:通信工程学院转自https://mp.weixin.qq.com/s/8_na7HzTAryQE5SRxjfwOA【嵌牛导读】本文介绍了
FPGA
的发展历程
Sundae_ae0b
·
2023-12-25 10:58
探寻
FPGA
技术的广泛应用与未来前景
目录1.
FPGA
的基础2.
FPGA
的工作原理3.
FPGA
的优势3.1灵活性3.2快速开发周期3.3高性能4.
FPGA
的应用领域4.1通信系统4.2图像处理4.3嵌入式系统4.4科学研究5.
FPGA
的未来展望
若忘即安
·
2023-12-25 09:23
fpga开发
【
FPGA
】分享一些
FPGA
视频图像处理相关的书籍
在做
FPGA
工程师的这些年,买过好多书,也看过好多书,分享一下。后续会慢慢的补充书评。
神仙约架
·
2023-12-25 08:33
FPGA
学习
图像处理
fpga开发
图像处理
【INTEL(ALTERA)】 quartus使用Compute Express Link(CXL) 设计示例的 R-Tile IP 的 CSR 相关问题
说明由于英特尔®Quartus®Prime专业版软件23.2及更高版本存在问题,面向ComputeExpressLink*(CXL*)Type2/3设计示例R-Tile英特尔®
FPGA
IP中的CSR访问数据宽度从
神仙约架
·
2023-12-25 08:03
INTEL(ALTERA)
FPGA
fpga开发
intel
altera
quartus
【INTEL(ALTERA)】 quartus使用Agilex7 R-Tile Compute Express Link PCI Express 驱动程序程序加载和 CSR 访问失败
说明由于英特尔®Quartus®Prime专业版软件23.3及更早版本存在问题,IntelAgilex®7R-TileComputeExpressLink*(CXL*)1.1/2.0
FPGA
IP中设备ID
神仙约架
·
2023-12-25 08:03
INTEL(ALTERA)
FPGA
fpga开发
intel
altera
quartus
【
FPGA
】分享一些
FPGA
协同MATLAB开发的书籍
在做
FPGA
工程师的这些年,买过好多书,也看过好多书,分享一下。后续会慢慢的补充书评。
神仙约架
·
2023-12-25 08:00
学习
FPGA
fpga开发
matlab
开发语言
上一页
17
18
19
20
21
22
23
24
下一页
按字母分类:
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他