FPGA开发指南》

基于FPGA的图像Robert变换实现,包括tb测试文件和MATLAB辅助验证

目录1.算法运行效果图预览2.算法运行软件版本3.部分核心程序4.算法理论概述5.算法完整程序工程1.算法运行效果图预览fpga的结果导入到matlab显示：2.算法运行软件版本vivado2019.2matlab2022a3
简简单单做算法·2023-12-25 07:30

手把手教你移植蜂鸟E203 hbridv2【集创芯来RISC-V杯】

我是雪天鱼，一名FPGA爱好者，研究方向是FPGA架构探索和数字IC设计。CSDN个人博客链接：https://blog.csdn.net/qq_44447544?
雪天鱼·2023-12-25 01:52

Stripe支付集成：从零开始的开发指南

欢迎来到我们的Stripe支付集成开发指南！Stripe，作为全球领先的支付处理平台之一，提供了强大而灵活的解决方案，适用于各种规模和类型的企业。
乔明飞·2023-12-24 23:19

vivado 输出延迟

当考虑应用板时，此延迟表示以下各项之间的相位差：1.数据从FPGA的输出封装引脚通过板传播到另一个设备，以及2.相对基准板时钟。
cckkppll·2023-12-24 23:44

vivado I/O延迟约束

因为AMDVivado™集成设计环境（IDE）只能在FPGA的边界内识别时序，必须使用以下方法用于指定存在于这些边界之外的延迟值的命令：•set_input_delay•set_output_delay
cckkppll·2023-12-24 23:14

龙芯杯个人赛串口——做一个 UART串口——RS-232

2.波特率时钟生成器ParameterizedFPGAbaudgenerator3.RS-232transmitter数据序列化完整代码：4.RS-232receiverOversa
码尔泰·2023-12-24 21:38

LabVIEW与PID在温度测控系统中的应用

系统的核心在于LabVIEW的FPGA模块，该模块允许开发者无需深入底层硬件描述语言（如VHDL或Verilog）即可配置FPGA，极大简化了硬件集成过程。在软件设计方面，LabV
LabVIEW开发·2023-12-24 20:28

one wire（单总线）FPGA代码篇

一.引言单总线（OneWire）是一种串行通信协议，它允许多个设备通过一个单一的数据线进行通信。这个协议通常用于低速、短距离的数字通信，特别适用于嵌入式系统和传感器网络。二.onewire通信优点缺点优点：单一数据线：单总线仅需要一根数据线，这极大地简化了硬件连接。设备可以在同一总线上连接，并且通过地址来区分彼此。低成本：单总线协议不需要复杂的硬件，这降低了成本。这使其成为连接多个设备的经济实惠选
我来挖坑啦·2023-12-24 19:26

Verilog RAM/ROM的数据初始化

文章目录一、初始化方式二、测试FPGA设计中RAM和ROM作为存储器用来存储可变或不可变类型的数据。ROM初始化一般是加载固定数据，RAM声明时默认为不定态数据，初始化时可以让数据为全1或者全0。
暴风雨中的白杨·2023-12-24 18:55

【必读】从MII到RGMII，一文了解以太网PHY芯片不同传输接口信号时序！

1、概述  不管是使用FPGA还是ARM，想要实现以太网通信，都离不开以太网PHY芯片，其功能如下所示，FPGA或者ARM将以太网数据发送给PHY芯片，PHY会将接收数据转换成模拟的差分信号传输到RJ45
电路_fpga·2023-12-24 17:56

vivado 时钟延迟、抖动和不确定性

时钟延迟在板上和FPGA内部传播后，时钟边沿到达其目的地有一定的延迟。
cckkppll·2023-12-24 17:23

AG16KDDF256 User Manual

AGMAG16KDDF256是由AGMFPGAAG16K与DDR-SDRAM叠封集成的芯片，具有AG16KFPGA的可编程功能，提供更多可编程IO，同时内部连接大容量DDR-SDRAM。
Embeded_FPGA·2023-12-24 17:21

“FPGA+MDIO总线+UART串口=高效读写PHY芯片寄存器！“（含源代码）

为了简化调试，所以采用UART串口来控制MDIO的读写，PC端通过UART向FPGA发送读写PHY芯片寄存器的指令，FPGA通过MD
电路_fpga·2023-12-24 17:50

ncnn源码阅读笔记（一）

cmake：有关链接openmp和valkan的cmake文件，这两个都是并行计算加速用的docs：文档，包括开发指南，构建指南等等example
半笔闪·2023-12-24 05:31

FPGA设计时序约束十二、Set_Clock_Sense

set_clock_sense3.3设置set_clock_sense四、参考资料一、序言本章将介绍Set_Clock_Sense约束，在介绍约束之前，大家需对时序弧以及timingsense有一定的基础了解，具体可参考另一篇文章《FPGA
知识充实人生·2023-12-24 04:39

FPGA设计时序约束十一、others类约束之Set_Maximum_Time_Borrow

目录一、序言二、SetMaximumTimeBorrow2.1基本概念2.2设置界面2.3命令语法2.4命令示例三、参考资料一、序言在Vivado的时序约束窗口中，存在一类特殊的约束，划分在others目录下，可用于设置忽略或修改默认的时序路径分析，以Vivado2022.1版本为例，主要包括以下4类，本文将介绍其中的最后一个Set_Maxium_Time_Borrow，示例的为Vivado202
知识充实人生·2023-12-24 04:38

FPGA设计时序分析概念之Timing Arc

目录1.1TimingArc概念1.2TimingArcs的类型1.3TimingSense(时序感知)1.4参考资料1.1TimingArc概念在时序工具对设计进行时序分析时，经常会看到一个概念TimingArch(时序弧)。TimingArc是一个信号一个单元Cell的输入引脚Pin到该单元输出引脚OutputPin间的路径。对于一个单元Cell，可以存在多个时序弧，通过时序弧的信息，我们可以
知识充实人生·2023-12-24 04:08

FPGA设计时序约束十三、Set_Data_Check

目录一、序言二、SetDataCheck2.1基本概念2.2设置界面2.3命令语法三、工程示例3.1工程代码3.2约束设置3.3时序报告四、参考资料一、序言通常进行时序分析时，会考虑触发器上时钟信号与数据信号到达的先后关系，从而进行setup,hold分析。同样地，我们也可以对两个数据信号进行类似的setup和hold关系检查。对于这类检查，有专门的约束命令，即set_data_check，可以对
知识充实人生·2023-12-24 04:38

FPGA问题汇总

提示：文章写完后，目录可以自动生成，如何生成可参考右边的帮助文档文章目录前言一、VIVADO编译问题二、工程问题1.异步FIFO使用2.FPGA功耗问题3.有符号数问题总结前言想把一些工程应用中碰到的问题和解决办法也合并到这篇文章里面
pp_0604·2023-12-24 04:24

使用MATLAB对VIVADO工程进行simulink仿真

前言：以前我的FPGA工程都是自己编写TESTBENCH进行仿真，不过有几个缺点：1，随着工程的复杂程度，需要编写的TESTBENCH也越来越复杂，工作量太大。
pp_0604·2023-12-24 04:24

FPGA程序远程在线更新QUICKBOOT

文章目录前言一、更新流程二、具体操作三、MultiBoot实现1.原理2.GOLDEN模块工程实现3.GOLDEN模块仿真4.正常工作时的更新问题5.实际工程问题6.实际工程下载链接总结前言学习一下FPGA
pp_0604·2023-12-24 04:24

《嵌入式-STM32开发指南》第一部分 入门篇 - 第7章 STM32固件库与STM32Cube产品介绍

自STM32标准库出道以来，备受广大工程师和公司的喜爱，但是，从2013年开始，ST逐渐停止了对标准外设库的更新和维护。目前，ST全力推崇HAL库，STM32Cube就是与HAL库配合使用图形化编程官方IDE。7.1STM32库简介到目前为止，ST有标准外设库(SPL库)、HAL库、LL库三种。前两者都是常用的库，后面的LL库是ST最近才添加，随HAL源码包一起提供，目前支持的芯片也偏少。各库如下
BruceOu·2023-12-24 00:04

ZYNQ之FPGA学习----Vivado功能仿真

1Vivado功能仿真阅读本文需先学习:FPGA学习----Vivado软件使用典型的FPGA设计流程，如图所示：图片来自《领航者ZYNQ之FPGA开发指南》Vivado设计套件内部集成了仿真器VivadoSimulator
鲁棒最小二乘支持向量机·2023-12-23 23:55

智慧医疗APP开发指南：医疗陪诊系统源码实战

本文将深入探讨智慧医疗APP开发中的医疗陪诊系统，重点介绍实际应用中的源码实战经验。一、技术选型在开发医疗陪诊系统时，合理的技术选型是确保系统高效运行的关键。可以选择采用前后端分离的架构，使用Vue.js作为前端框架，SpringBoot作为后端框架，通过RESTfulAPI进行通信。二、实战经验2.1用户认证与授权在医疗陪诊系统中，用户的身份认证和权限管理至关重要。2.2实时通信为了确保医生与患
万岳科技程序员小金·2023-12-23 23:02

《基于 CUDA 的 GPU 并行程序开发指南》中的 imrotate Rotate7 是怎么做优化的

目录imrotateMCRotate7是怎么做优化的书名：基于CUDA的GPU并行程序开发指南imrotateMCRotate7是怎么做优化的书里面没有详细说void*Rotate6(void*tid)
hijackedbycsdn·2023-12-23 22:20

通讯录应用程序开发指南

目录一、前言二、构建通讯录应用程序2.1通讯录框架(1)打印菜单(2)联系人信息的声明(3)创建通讯录(4)初始化通讯录2.2功能实现(1)增加联系人(2)显示联系人(3)删除联系人(4)查找联系人(5)修改联系人(6)排序联系人三、通讯录的优化3.1文件存储保存信息到文件中：加载文件中的信息到通讯录：3.2动态开辟内存创建通讯录：初始化通讯录：增加联系人：销毁通讯录：四、源码一、前言在日常生活中
南风与鱼·2023-12-23 21:18

成为一名FPGA工程师：面试题与经验分享

在现代科技领域，随着数字电子技术的迅猛发展，FPGA（可编程逻辑器件）工程师成为了备受瞩目的职业之一。FPGA工程师不仅需要掌握硬件设计的基本原理，还需要具备良好的编程能力和解决问题的实践经验。
移知·2023-12-23 14:35

5.用Matlab如何将位深度为16的图片转换为二进制文件

5.用Matlab如何将位深度为16的图片转换为二进制文件1.问题的提出使用FPGA做图像处理的测试时，常常需要做一些图像的测试激励，需要将一些图片存储到FPGA中，一般来说FPGA芯片的片内ram不超过
大收藏家·2023-12-23 14:00

fpga.一份带缓冲的uart模块代码分享

一、写在开头-这个代码是整个库文件包工程的一部分，希望能在两年的时间写出完整的包，但是时间也不多，只能晚上空闲时断断续续写的，毕竟不能耽误打游戏不是-该工程的地址分享在gitee，建议直接看gitee的，blog的代码不会更新。基于Tank_nano_4k小蜜蜂开发板的常用开发库:给用gw1nsr设计的小蜜蜂开发板开发的常用软件库-这个uart模块支持rx、tx波特率分开，在应对io数量抓级时有可
啊？这...·2023-12-23 12:13

记录.在linux系统deepin上实现国产fpga高云小蜜蜂系列的烧录与开发

这次希望能够在我的一台畅网微的nas上能够开发高云的fpga，该cpu为n5100，平时看看网页，敲敲代码够用了。
啊？这...·2023-12-23 12:43

fpga.野火征途开发板实现74HC595串并转换控制数码管

一、写在开头这个小项目我是想试一试，如果不跟着野火的步骤：分析->波形图->编辑->仿真->debug，不用波形图纯脑补会用多久的时间，我会遇到什么问题？这个项目是控制数码管显示的，当然我没有看野火的数码管的视频。写不写波形图的区别首先是时间上：比用波形图至少慢了4倍，这个时间主要花在了debug上，是真的痛苦。然后是代码上，不用波形图时很多波形的时序都有点想当然了，实际运行的波形跟真正要的波形不
啊？这...·2023-12-23 12:42

FPGA——XILINX原语（1）

FPGA——XILINX原语（1）1.时钟组件（1）BUFG（2）BUFH（3）BUFR（4）BUFIO（5）使用场景2.IO端口组件（1）IDDR（2）ODDR（3）IDELAY1.时钟组件时钟结构（
云影点灯大师·2023-12-23 12:10

FPFA.一种二倍频电路代码描述以及测量详情

一、前言1、因为需要倍频电路所以找了个二倍频的电路，通过fpga实际测量发现经过倍频后的电路峰值降低。不过这个也正常，因为该电路只要过触发点就会开始发生波形变化，而电路的触发值不是峰值。
啊？这...·2023-12-23 12:40

DshanMCU-R128s2 SDK 架构与目录结构

本文档作为R128FreeRTOSSDK开发指南，旨在帮助软件开发工程师、技术支持工程师快速上手，熟悉R128FreeRTOSSDK的开发流程。SDK架构R128包含3个核，需要编译
韦东山·2023-12-23 08:06

Android MVI架构之UI开发指南

AndroidMVI架构之UI开发指南在整个应用程序架构中，UI层并不是唯一的层级。除了UI层之外，您还可以找到数据层，有时还有领域层。根据Android架构文档：UI层在屏幕上显示数据。
Calvin880828·2023-12-23 05:33

视频美颜SDK开发指南：实现高质量实时美颜效果

下文小编将于大家一同探讨美颜SDK的开发指南，希望开发者们能够获得一定的启发。一、理解实时美颜的挑战实时美颜涉及到对视频流进行实时处理，这对计算资源和算法效率提出了严峻的挑战。
美狐美颜sdk·2023-12-22 21:59

伽马校正：FPGA

参考资料：ToneMapping与GammaCorrection-知乎(zhihu.com)Book_VIP:《基于MATLAB与FPGA的图像处理教程》此书是业内第一本基于MATLAB与FPGA的图像处理教程
NoNoUnknow·2023-12-22 20:37

【NI-RIO入门】理解Windows、Real Time与FPGA之间数据通信的原理

于NIkb摘录1.概述对于NIRIO系列设备（CompactRIO、sbRIO、myRIO等）进行编程时，需要注意有三个不同的组件。人机界面(HMI)。有时称为“主机”，为用户提供图形用户界面（GUI），用于监控系统状态和设置操作参数。使用HMI是可选的，因为RIO产品可以编程为无头运行，并且有些产品可以直接连接到嵌入式用户界面，但是当实施HMI时，它们可以采用Windows台式计算机、平板电脑或
東方神山·2023-12-22 19:01

【NI-RIO入门】使用其他文本语言开发CompactRIO

1.FPGA接口PythonAPIGettingStarted—FPGAInterfacePythonAPI19.0.0documentation2.FPGA接口CAPIFPGA接口CAPI是用于NI可重配置
東方神山·2023-12-22 19:01

FPGA项目（12）——基于FPGA的万年历设计

本次做的设计，使用了正点原子的开拓者FPGA开发板，并且在开发板上验证了功能，通过了实物测试。实物图片如下：对于本次设计，我还拍了实物演
嵌入式小李·2023-12-22 17:22

《小程序开发指南》笔记第7章 性能优化

本章主要介绍了小程序的运行流程和一些重要细节，还介绍了进行优化的基本方法。主要的优化策略可以归纳为三点：精简代码，降低WXML结构和JS代码的复杂性；合理使用setData调用，减少setData次数和数据量；必要时使用分包优化。7.1启动小程序启动流程图7.1.2分包加载流程一个小程序可以分为主包，和分包，小程序启动时，只需要先将主包下载完成，就可以立刻启动小程序。这样就可以显著降低小程序代码包
曾经灬·2023-12-22 16:07

Keil uVersion 4单片机开发指南

1软件安装双击打开C51V901.exe弹出安装界面，点击Next>>点击同意协议勾选框，接着点击Next>>点击Browse...选择合适的目录，接着点击Next>>按要求填写相关信息，然后点击Next>>软件安装中，等待安装完成点击Finish完成安装2注册激活桌面右键打开KeiluVision4，弹出菜单后选择以管理员身份运行(A)点击File菜单栏，选择LicenseManagement.
IOT那些事儿·2023-12-22 14:57

FPGA中的HP Bank、HR Bank、HD Bank。

在开发FPGA绑定管脚时，经常会看到HPBank、HRBank和HDBank，它们分别是什么意思？分别可以适用于哪些应用个？  
Me sl ··2023-12-22 11:55

跑马灯实验

2.掌握FPGA编程入门知识、利用门级方法实现简单逻辑电路。3.继续学习VerilogHDL语法、掌握跑马灯的设计、熟悉调试过程。
小i青蛙·2023-12-22 10:43

【FPGA 器件比较】Altera -- Xilinx

比较以下市场前二名的产品线及定位应用场景XilinxAltera高性能VersalAgilexF/I性能Virtex/Kintex/Artix/ZynqUltraScale+AgilexF/I/Stratix10中档Virtex/Kintex/Zynq~7/UltraScaleStratix10/Arria10低成本Artix-7Sparton-7Cyclone10如上表，altera被蓝厂收购后
hcoolabc·2023-12-22 10:43

FPGA高端项目：基于GTH的 4K HDMI 视频收发例程，提供工程源码和技术支持

目录1、前言免责声明2、相关方案推荐我已有的GT高速接口解决方案我已有的FPGA图像处理方案3、详细设计方案设计框图4KHDMI输入硬件解决方案VideoPHYControllerHDMI1.4/2.0ReceiverSubsystem4KHDMI
9527华安·2023-12-22 10:11

EDA实验-----4*4矩阵键盘模拟音符测试（Quartus II ）

2、实验仪器设备PC机一台FPGA实验开发系统一套。3、实验原理本实验根据蜂鸣器工作频率不同，从而发出不同的音符的声音。故本实验是将主时钟进
Gretel Tade·2023-12-22 02:35

EDA实验-----直流电机驱动设计（Quartus II ）

二、实验仪器设备PC机一台FPGA实验开发系统一套。三、实验的重点和难点重点：掌握直流电
Gretel Tade·2023-12-22 02:04

Achronix提供由FPGA赋能的智能网卡（SmartNIC）解决方案来打破智能网络性能极限

作者：Achronix随着人工智能/机器学习（AI/ML）和其他复杂的、以数据为中心的工作负载被广泛部署，市场对高性能计算的需求持续飙升，对高性能网络的需求也呈指数级增长。高性能计算曾经是超级计算机这样一个孤立的领域，而现在从超级计算机到边缘解决方案，在各个层面都可以看到高性能计算，随着我们推动更快的解决方案进入市场，网络安全和高复杂性应用在其中也扮演着更重要的角色。为了满足对网络加速的需求，并提
电子科技圈·2023-12-21 23:08

在图像处理中应用深度学习技术

点击上方“小白学视觉”，选择加"星标"或“置顶”重磅干货，第一时间送达工业应用中FPGA上的神经元网络(CNN)深度学习应用凭借其在识别应用中超高的预测准确率，在图像处理领域获得了极大关注，这势必将提升现有图像处理系统的性能并开创新的应用领域
小白学视觉·2023-12-21 21:52
上一页 18 19 20 21 22 23 24 25 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他