FPGA开发板

【STM32实物】基于STM32的扫地机器人/小车控制系统设计

主控模块采用STM32F103C8T6开发板，具有高性能、

阿齐Archie·2025-03-24 07:53

【星闪开发连载】WS63E模块的雷达功能浅析

功能简介从开发板的图片上可以看到，右下角有个安装雷达天线的地方，使用使用1代IPEX接口。润和的套件里面没有带天线，从我的测试看没有天线，其实雷达功能是不正常的。

神一样的老师·2025-03-24 05:02

【星闪开发连载】海思发布了WS63E 星闪开发板的SDK

8月9日，海思终于正式发布了WS63E和WS63星闪开发板的SDK：fbb_ws63:fbb_ws63代码仓为支持ws63和ws63e解决方案SDK。

神一样的老师·2025-03-24 05:32

环境配置（1）：笔记本window、虚拟机ubuntu、开发板三者互ping通信，并且虚拟机ubuntu和开发板能上网

1.配置网络我们配置网络是为了方便后续调试开发板系统或者应用程序时，能够使用tftp协议nfs协议等拷贝文件，以及设置文件系统启动方式为nfs挂载启动。

lishing6·2025-03-23 18:56

Xilinx系ZYNQ学习笔记（二）ZYNQ入门及点亮LED灯

系列文章目录文章目录系列文章目录前言简单介绍简称xc7z020型号FPGAZYNQ实操通用IO点亮LED灯硬件逻辑基础前言简单入门一下ZYNQ是何种架构，如何编程，至于深入了解应该要分开深入学习Linux

贾saisai·2025-03-23 17:50

Linux——Linux系统编程之基于TFTP实现服务器与开发板间的文件传输实战总结

目录0引言1TFTP服务器搭建1.1TFTP基础1.2Ubuntu搭建TFTP服务器1.3测试TFTP服务器2开发板实现TFTP文件传输2.1同一网段2.2配置2.3客户端与服务器的通信0引言我们前面总结的

Winter_world·2025-03-23 15:57

【第1章＞第6节】CMAC小脑模型神经网络的理论学习与MATLAB仿真

网络结构2.2CMAC地址映射2.3学习过程3.CMAC网络的MATLAB编程实现4.分辨率，重叠度，学习率对CMAC网络的训练性能影响分析4.1分辨率4.2重叠度4.3学习率5.视频操作步骤演示欢迎订阅FPGA

fpga和matlab·2025-03-23 15:54

鸿蒙系统--搭建Ubuntu环境

但当前阶段，大部分的开发板源码还不支持在Windows环境下进行编译，如Hi3861、Hi3516系列开发板。因此，建议使用Ubuntu的编译环境对源码进行编译。

ice_junjun·2025-03-23 07:01

一切皆是映射：实现神经网络的硬件加速技术：GPU、ASIC（专用集成电路）和FPGA（现场可编程门阵列）

文章目录一切皆是映射：实现神经网络的硬件加速技术：GPU、ASIC（专用集成电路）和FPGA（现场可编程门阵列）1.背景介绍2.核心概念与联系3.核心算法原理&具体操作步骤3.1算法原理概述3.2算法步骤详解

AI天才研究院·2025-03-23 02:36

第四章：ESP32零基础教学 - 4.2继电器、舵机与L298N电机

一、硬件准备ESP32开发板5V继电器模块9g微型舵机（SG90）L298N电机驱动模块DC电机（6-12V）面包板与杜邦线外部电源（用于电机供电）二、继电器控制接线说明继电器引脚ESP32引脚VCC5VGNDGNDINGPIO23

龙大大L·2025-03-23 02:03

Fpga-流水灯代码详解

moduleflowled(inputsys_clk50,inputrst_n,outputreg[3:0]led);reg[23:0]cnt;always@(posedgesys_clk50ornegedgerst_n)beginif(!rst_n)cnt<=24'd0;elseif(cnt<24'd10000000)cnt<=cnt+1'b1;elsecnt<=24'd0;endalways@

一顿吃一锅·2025-03-23 01:59

FPGA实战1-流水灯实验verilog

1.实验要求（1）设计一个流水灯的实验，实现12位流水灯的依次点亮，（2）流水灯的流转时间是（500ms/2Hz），（3）系统时钟位50MHz，（4）定义12个寄存器ledtemp保存12个状态，（5）寄存器的初始值位12'b0000_0000_0001，（6）当移位到12‘b1000_0000_0000时，ledtemp的值回到12'b0000_0000_0001,2.设计代码//coding/

马志高·2025-03-23 01:56

Linux下arm的安装与使用指南

1.准备工作1.1硬件要求开发板：树莓派计算机：一台运行Linux的计算机，用于交叉编译和开发。1.2软件要求Linux发行版：Ubuntu交叉编译工具链：用于编译AR

C嘎嘎嵌入式开发·2025-03-22 08:50

hdc工具安装、常用命令及使用技巧

简单来讲，hdc是OpenHarmony提供的用于开发人员调试硬件、应用的命令行工具，用在电脑与开发板之间的交互。hdc适用于OpenHarmony应用、硬件开发及测

MardaWang·2025-03-22 05:15

PXI PXIe控制器：4Link架构+16GB带宽，兼容主流机箱，设计文件涵盖原理图、PCB和FPGA源码，实现可直接制板，高带宽PXI PXIe控制器，4Link架构，兼容主流机箱，提供设计文件、

PXIPXIe控制器4Link架构16GB带宽兼容主流PXIe机箱设计文件原理图&PCBFPGA源码可直接制板ID:8245999662600997605浪里个浪里个浪001PXI和PXIe控制器是一种用于测量和自动化测试的高性能仪器

suRQWcVNi·2025-03-22 02:50

PXI/PXIe控制器 4Link架构 16GB带宽兼容主流PXIe机箱设计文件原理图&PCB FPGA源码可直

原理图&PCBFPGA源码可直接制板PXI和PXIe技术在现代仪器仪表领域中扮演着重要角色。

FjtKvOwLaGa·2025-03-22 02:17

FPGA基带平台射频数据处理装置及验证系统设计与方法

本文还有配套的精品资源，点击获取简介：FPGA在射频数据处理领域拥有灵活性和高性能，广泛用于通信、雷达、卫星导航等。

BE东欲·2025-03-21 22:10

基于FPGA的3U机箱温度采集板PT100，应用于轨道交通/电力储能等

板卡简介：本板为温度采集板（PT100），对目标进行测温，然后将温度转换成处理器可识别的电流信号。性能规格：电源：DC5V，DC±15V4线制PT100：7路（标称测温范围-50℃~200℃，对应调理后电流4~20mA，精度±0.5℃）3线制PT100：1路（标称测温范围-50℃~200℃，对应调理后电流4~20mA，精度±0.5℃）尺寸：220mm*100mm*1.6mm重量：0.155kg工作

深圳信迈主板定制专家·2025-03-21 22:08

FPGA仿真过程中宏定义的修改

在仿真过程中，经常会有一些时间变量，比如1分钟，10分钟等，这种级别的仿真很费时间，因此，人们往往将时间参数修改，利用秒级别进行仿真，仿真完成后，再改回分钟级别。下面提供一种宏定义的方式，方便实际过程中和仿真过程中时间参数修改。`defineSIMULATION`ifdefSIMULATIONlocalparamTIMER_CNT_1S=30'd1_000-1'b1;//1s计数的最大值local

学习永无止境@·2025-03-21 21:38

FPGA设计中衍生时钟的定义及约束

衍生时钟的定义：衍生时钟主要是指由已有的主时钟进行分频、倍频或相移而产生出来的时钟信号，如由时钟管理单元（MMCM等）或一些设计逻辑所驱动产生的时钟信号。衍生时钟的定义取决于主时钟的特性，衍生时钟约束必须指定时钟源，这个时钟源可以是一个已经约束好的主时钟或者另一个衍生时钟，衍生时钟并不直接定义频率、占空比等参数，而是定义其与时钟源的相对关系，如分频系数、倍频系数、相移差值、占空比差值等。因此，在做

学习永无止境@·2025-03-21 21:38

基于MPC8377的MCPU 3U机箱CPCI板卡

性能规格：电源：DC5VCPU：MPC8377核数：单核32位主频：667MHzMCU：MK60DN512VLL10FPGA：XC6SLX16-2FT256I存储：DDR2256Mb（CPU）PROM16MB

ARM+FPGA+AI工业主板定制专家·2025-03-21 21:35

FPGA时序约束的概念和意义

设计人员通过GUI输入时序约束，或者手动输入时序约束的方式告诉Vivado工具关于时钟或者IO接口的时序信息，用于协助Vivado工具在布局布线时尽可能的满足设计人员的时序要求，最大程度的保证Vivado工具每次生成的bit文件都具备良好的稳定性和适应性。

学习永无止境@·2025-03-21 18:10

【北京迅为】iTOP-RK3568开发板OpenHarmony系统南向驱动开发UART接口运作机制

瑞芯微RK3568芯片是一款定位中高端的通用型SOC，采用22nm制程工艺，搭载一颗四核Cortex-A55处理器和MaliG522EE图形处理器。RK3568支持4K解码和1080P编码，支持SATA/PCIE/USB3.0外围接口。RK3568内置独立NPU，可用于轻量级人工智能应用。RK3568支持安卓11和linux系统，主要面向物联网网关、NVR存储、工控平板、工业检测、工控盒、卡拉OK

迅为电子·2025-03-21 14:38

BRAM消耗与FIFO的关系：有效利用FPGA资源的策略

BRAM消耗与FIFO的关系：有效利用FPGA资源的策略引言在FPGA设计中，BRAM（BlockRAM）是用于存储数据的重要资源。有效管理和利用BRAM对于实现高性能数字系统至关重要。

kanhao100·2025-03-21 12:11

基于FPGA的DDS连续FFT 仿真验证

基于FPGA的DDS连续FFT仿真验证1摘要本文聚焦AMDLogiCOREIPFastFourierTransform(FFT)核心，深入剖析其在FPGA设计中的应用。

toonyhe·2025-03-21 11:35

『解决ping问题』windows ubuntu 开发板三者互连如何设置

嵌入式开发中，我们经常会遇到ping问题，也就是windows主机，虚拟机和开发板之间互相ping不通的问题，看了韦东山老师关于此部分的讲解做了以下总结。

指向NULL·2025-03-21 11:03

无矩阵乘法LLM：效率与性能双突破

此外，基于FPGA的硬件优化进一步提升了性能，1.3B参数模型功耗仅为13W，达到人类阅

XianxinMao·2025-03-21 08:42

高云FPGA的管脚约束文件的复制

问：Gowin里面能不能直接拷贝一个管脚约束文件进去用？答：可以直接拷贝，但是拷贝前后两个工程对应的芯片必须要是同一个芯片拷贝方法:第一步：按照被拷贝约束文件对应的芯片新建一个工程，然后将原工程文件夹“src”里面的“.cst”文件拷到新建工程的相同目录下，第二步：回到新建工程目录下，点击芯片名右击，如下图：将“.V”文件和“.cst”文件一同加入这个工程，最后综合，布局布线就可以了，注意：有时拷

在岸上走的鱼·2025-03-21 04:08

STM32F407 SPI1源代码

include"sys.h"#include"project_config.h"#include"gpio.h"////本程序只供学习使用，未经作者许可，不得用于其它任何用途//ALIENTEKSTM32F407开发板

heraldww·2025-03-20 19:51

FPGA——DDS原理及代码实现

FPGA——DDS原理及代码实现一、DDS各参数意义如图，一个量化的32点的正弦波，也就是说一个ROM里存了32个这样的数据，每次读出一个数据要1ms，分别读出1,2,3...30,31,32,共32个点

·2025-03-20 19:34

逾越TAO·2025-03-19 23:39

【FPGA教程案例31】通信案例1——基于FPGA的ASK调制信号产生

FPGA教程目录MATLAB教程目录-----------------------------------------------------------------------------------

fpga和matlab·2025-03-19 23:03

【教程4＞第2章＞第30节】本章整体思维导图与学习总结

教程4.目录.目录1.本章节目录2.本章节思维导图3.本章节学习案例与实际应用欢迎订阅FPGA/MATLAB/Simulink系列教程《★教程1:matlab入门100例》《★教程2:fpga入门100

fpga和matlab·2025-03-19 12:39

算力未来演进与多场景创新

从技术架构层面来看，异构计算通过整合CPU、GPU、FPGA等多元芯片实现性能跃升，边缘计算则借助分布式节点降低时延并提升响应效率，而量子计算在特定领域的指数级加速潜力已进入验证阶段。

智能计算研究中心·2025-03-19 11:06

征程 6 VP简介与单算子实操

在地平线统一架构中，多种硬件均已搭载了图像处理的算子，而VP模块将图像处理相关的硬件调用进行了封装，通过设置backend来选择不同的硬件方案（若不指定backend，UCP会自动适配负载更低的处理单元），从而平衡开发板负载

·2025-03-18 22:12

基于树莓派的轻量级AI数字人开发全流程指南 ——从硬件选型到语音视觉交互实战

本文将以树莓派5开发板为核心，搭配AI加速硬件，结合开源框架，为大家详细阐述如何实现本地化轻量级数字人开发。

zhz5214·2025-03-18 02:56

FPGA中级项目3——IP核之时钟管理单元

FPGA中级项目3——IP核之时钟管理单元时钟还需要管理？什么是时钟管理单元？我们常熟知FPGA本身有晶振单元，源源不断的提供的50Mhz的频率波。但是这样往往无法满足一些设计需求。

霖00·2025-03-17 18:23

【从零开始学习计算机科学】硬件设计与FPGA原理

硬件设计硬件设计流程在设计硬件电路之前，首先要把大的框架和架构要搞清楚，这要求我们搞清楚要实现什么功能，然后找找有否能实现同样或相似功能的参考电路板（要懂得尽量利用他人的成果，越是有经验的工程师越会懂得借鉴他人的成果）。如果你找到了的参考设计，最好还是先看懂并理解，这一方面能提高我们的电路理解能力，而且能避免设计中的错误。在开始做硬件设计前，根据自己的项目需求，可以去找能够满足硬件功能设计的，有很

贫苦游商·2025-03-17 06:21

IMX6ULL学习整理篇——UBoot的一些基础知识（1.编译流程）

前言笔者整理了最近刷IMX6ULL的一些学习笔记，这里打算稍微整理一下东西发上来作为作为一个补充正文大部分而言，当我们拿到源码的时候，一般都是——先使用make来生成一份针对我们目标开发板的配置。

charlie114514191·2025-03-16 21:49

【无标题】采集板设计

设计包含16片AD9680ADC和XilinxXC7V690FPGA的电路板需要解决高速数据接口、电源管理、时钟同步及PCB布局等关键挑战。

weixin_42366388·2025-03-16 21:46

FPGA为何要尽量减少组合逻辑的使用

在FPGA设计中，组合逻辑的使用确实需要谨慎，尤其是要尽量减少它的复杂性。这并不是因为组合逻辑本身不好，而是因为它在实际应用中容易引发一系列问题，而这些问题往往与FPGA的设计哲学和硬件特性相冲突。

昇柱·2025-03-15 23:37

使用STM32实现LCD显示

下面是一个使用STM32实现LCD显示内容的简单案例，详细说明如下：硬件准备：准备一块STM32开发板和一个带有驱动芯片的LCD屏幕。将LCD屏幕与STM32开发板通过引脚连接。

粉绿色的西瓜大大·2025-03-15 19:15

【51单片机】程序实验17.红外遥控

主要参考学习资料：B站【普中官方】51单片机手把手教学视频开发资料下载链接：http://www.prechin.cn/gongsixinwen/208.html单片机套装：普中STC51单片机开发板A4

-一杯为品-·2025-03-15 16:49

fpga驱动rgb液晶屏_以ARM+FPGA结构驱动高分辨率液晶显示设计与效果测试

摘要：结合ARM操作灵活和FPGA实时处理的优点，提出采用ARM+FPGA结构驱动高分辨率RGB888液晶显示屏。

奶油小馒头·2025-03-15 12:11

基于NXP+FPGA轨道交通3U机箱结构远程输入/输出模块（RIOM）

基于NXP+FPGA轨道交通6U机箱结构远程输入/输出模块（RIOM）RIOM使得数据通过就近的I/O源输入和输出。也可以直接将I/O源连接到列车计算机（如VCU），可以减少电缆用量从而节约成本。

深圳信迈主板定制专家·2025-03-15 11:40

基于NXP+FPGA永磁同步电机牵引控制单元（单板结构/机箱结构）

永磁同步电机牵引控制单元（单板结构/机箱结构）永磁同步电机牵引控制单元（TCU-PMSM）用于牵引逆变器-永磁同步电机构成的牵引电传动系统，采用轴控方式。执行高性能永磁同步电机复矢量控制策略，具有响应迅速、有效可靠的防空转·滑行控制功能以及平稳、无冲击的带速重投技术。最大转矩电流比（MTPA）控制和弱磁控制用于轨道交通领域的PMSM的控制目标为：控制牵引电机提供足够大的转矩；控制牵引电机在保持恒定