FPGA开发笔记第7页

【FPGA & Verilog】各种加法器Verilog

1bit半加器adder设计实例moduleadder(cout,sum,a,b);outputcout;outputsum;inputa,b;wirecout,sum;assign{cout,sum}=a+b;endmodule解释说明（1）assign{cout,sum}=a+b是连续性赋值对于线网wire进行赋值，必须以assign或者deassign开始assign[delay]wire_

去追远风·2024-02-03 13:18

TCP/IP LWIP FPGA 笔记

参考资料：正点原子LwIP之网络接口netif（ethernetif.c、netif.c）-CSDN博客IPv4/IPv6、DHCP、网关、路由_ipv6有网关的概念吗-CSDN博客TCP/IPTCP/IP协议中文名为传输控制协议/因特网互联协议，又名网络通讯协议，是Internet最基本的协议、Internet国际互联网络的基础，由网络层的IP协议和传输层的TCP协议组成。TCP/IP定义了电子

NoNoUnknow·2024-02-03 12:39

飞腾FT-2000/4处理器+复旦微FPGA+国产操作系统解决方案

XM-1203-FPGA飞腾定制主板自主可控，国产CPU、BIOS和国产Linux操作系统性能稳定，FT-2000/4处理器功能接口多样化，可扩展性强高度集成，具有丰富的接口和电磁兼容性能.XM-1203

深圳信迈科技DSP+ARM+FPGA·2024-02-03 11:52

基于国产 FPGA + DSP+1553B总线的大气数据测量装置的设计与实现

本文设计并实现了一种基于FPGA和DSP的大气数据测量装置。测量装置包含五个压力传感器及两个温度传感器，可实时获取飞行器表面的压力信号及温度信号。

深圳信迈科技DSP+ARM+FPGA·2024-02-03 11:52

国产飞腾ARM+FPGA电力行业 DCS 联合解决方案

联合解决方案概述在火电的发展过程中，随着社会对电力资源需求越来越高，以往较为粗放式的发电已经行不通了，需要更精细化的发电，以达到资源的最大利用。而这种控制都需要靠自动化技术来实现，单纯的人工是达不到这种效果的。作为国家基础建设的重中之重，电力系统可以凭借选用国产控制系统，来提高发电效率和安全性。开发基于自主创新的基于国产飞腾CPU的分散控制系统，可以减少对国外CPU的依赖，提高核心控制设备国产自主

深圳信迈科技DSP+ARM+FPGA·2024-02-03 11:51

Salesforce Apex开发笔记

获取记录类型Idrid=[selectIdfromRecordTypewhereDeveloperName='Campaign'andsobjecttype='DocumentCompiling__c'][0].Id;RecordTyperecoType=[selectIdfromRecordTypewhereSobjectType='DocumentCompiling'andDeveloperN

trjays·2024-02-03 10:47

vivado 在CSV文件中使用I/O端口列表

在CSV文件中使用I/O端口列表CSV文件CSV文件是FPGA和板设计人员用来交换信息的标准文件格式关于设备引脚和引脚。有关详细信息，请参见导入CSV文件和导出I/O引脚和封装数据。

cckkppll·2024-02-03 03:24

开发者分享｜AMD Vitis™ Libraries Vision L3 Isppipeline U50/ZCU102 流程示例

一.关于AMDVitis™VisionLibraryVitisVision库是一组90多个内核，基于OpenCV计算机视觉库，针对AMDFPGA、AMDAIEngine™和AMDSoC进行了优化。

BinaryStarXin·2024-02-02 23:12

Linux下PCI设备驱动开发详解（七）

Linux下PCI设备驱动开发详解（七）本章及其以后的几章，我们将通过PCIExpress总线实现CPU和FPGA数据通信的简单框架。

北京不北·2024-02-02 23:52

Linux下PCI设备驱动开发详解（一）

尤其被现在的异构计算GPU/FPGA、软硬结合新的方向广泛运用。一、PCI设备和驱动概述应用程序位于用户空间，驱动程序位于内核空间。linux系统规定，用户空间不可以直接调用内核函数，所以必

北京不北·2024-02-02 23:51

vivado 使用SSN分析

因为配电封装FPGA中的网络对噪声有不同的响应，这一点很重要了解设计

cckkppll·2024-02-02 20:40

SpringBoot 多模块开发笔记(二)

多模块项目打包点击idea左侧的Maven选择生命周期点击package命令尝试打包出现Unabletofindmainclass删除主模块中的打包插件将打包插件添加到web模块中以下是web模块中的pom.xml文件4.0.0com.codervibespringbootmultimodule0.0.1-SNAPSHOTcom.codervibeweb0.0.1-SNAPSHOTwebwebja

小浪zoom·2024-02-02 18:05

【SpringBoot多模块开发笔记】配置、模块间引用、包扫描、及功能的合理分配

注意，本内容仅涉及单端口（单SpringBootApplication）下的跨模块调用而不是多端口（多SpringBootApplication）的（微服务）使用项目创建：IDEAnewProject选SpringInitializer（或者单纯Maven项目然后删除多余的那些垃圾文件）模块创建规范：模块前缀需相同合理在POM内部使用EL表达式，从而把变量放在properties块中统一管理：声明

JasperFang#·2024-02-02 18:34

7天物联网智能家居

这里写自定义目录标题（一）Day11.学习路线2.基本概念1.什么是ARM2.ARM架构分类3.MCU和MPU4.DSP和FPGA总结STM32开发命名规则3嵌入式产品举例1.智能台灯2.智能手环3电视盒子

LOVE DEATH AND ROBOTS·2024-02-02 12:19

STM32目录结构

之前一直头疼的32目录，比51复杂，又没有C规律，也不像python脚本文件关联不强，也不像工整的FPGA工程，编的时候到处放，爆出的错千奇百怪。短暂整理了一个，还是没有理得很轻。

chinxue2008·2024-02-02 12:08

[AG32VF407]国产MCU+FPGA 开发环境Supra及Quartus配置及led

视频讲解[AG32VF407]国产MCU+FPGA开发环境Supra及Quartus配置及led控制实验过程需要下载QuartusIIIntel®Quartus®IISubscriptionEditionDesignSoftwareVersion13.1forWindows

LitchiCheng·2024-02-02 10:14

FPGA解码MIPI视频：Xilinx Artix7-35T低端FPGA，基于MIPI CSI-2 RX Subsystem架构实现，提供工程源码和技术支持

9527华安·2024-02-02 10:43

FPGA高端项目：Xilinx Zynq7020系列FPGA 多路视频缩放拼接工程解决方案提供4套工程源码+技术支持

目录1、前言版本更新说明给读者的一封信FPGA就业高端项目培训计划免责声明2、相关方案推荐我这里已有的FPGA图像缩放方案我已有的FPGA视频拼接叠加融合方案本方案的XilinxKintex7系列FPGA

9527华安·2024-02-02 10:42

FPGA中的fast corner和slow corner是什么？

作者：张大侠，文章来源：微信公众号在FPGA的时序分析页面，我们经常会看到MaxatSlowProcessCorner和MinatFastProcessCorner，具体是什么含义呢？

catshit322·2024-02-02 03:52

提高FlexSPI接口与FPGA接口通信速度方法

前言之前的项目中使用RT1052的FlexSPIX8接口与FPGA通信成功，但是100MHz的SCLK时钟频率，通信速度只达到了9MB/S左右，通信效率不高。

catshit322·2024-02-02 03:52

自学 FPGA 要注意什么？

1.学习习惯问题FPGA学习要多练习，多仿真，signaltapII是很好的工具，可以看到每个信号的真实值，建议初学者一定要自己多动手，光看书是没用的。同时自制力也很重要，差的人容易半途而废。

宸极FPGA_IC·2024-02-02 02:46

PCD232A 3BHE022293R0101

FPGA内部模块划分和数据...的标准操作系统框架，要求所有仪器模块带有配置信息(configurationinformation)和支持标准...ESPU

DCS17750010683·2024-02-02 00:19

PFEA113-65 3BSE050092R65

PFEA113-653BSE050092R65PFEA113-653BSE050092R65PFEA113-653BSE050092R65说话人识别系统中VQ判决模块的FPGA实现...后，clr_tag

DCS17750010683·2024-02-02 00:19

PU515A 3BSE032401R1

PU515A3BSE032401R1PU515A3BSE032401R1PU515A3BSE032401R1基于FPGA的视频采集与显示模块设计...。

DCS17750010683·2024-02-02 00:49

eFPGA设计开源框架 FABulous 系列（二）Fabric建模语法解析

我是雪天鱼，一名FPGA爱好者，研究方向是FPGA架构探索。关注公众号【集成电路设计教程】，拉你进“IC设计交流群”。

雪天鱼·2024-02-01 22:34

iOS开发笔记-113:兼容ios14

1:iOS14中UITableViewCell如果子控件是加到cell上的会被cell的contentView所遮挡，contentView会在最上层。所以按钮UIbutton之类的要加在contentView上2:刘海屏statusBarFrame.size.height由44变成了48

原味蛋炒饭·2024-02-01 11:37

Verilog双边沿采样触发器 HDLBitDualedge

见此博文FPGA中如何实现

闲庭信步sss·2024-02-01 10:51

【AG32VF407】国产MCU+FPGA，更新官方固件解决8Mhz内部晶振不准，Verilog实测7.9Mhz！

视频讲解[AG32VF407]国产MCU+FPGA，更新官方固件解决8Mhz内部晶振不准，Verilog实测7.9Mhz！

LitchiCheng·2024-02-01 10:51

Verilog实现上升、下降沿检测 FPGA

Verilog实现上升、下降沿检测源文件`timescale1ns/1psmoduletop(inputclk,//时钟信号inputrst_n,//复位信号，低电平有效inputsignal//待检测信号);wireposedge_get;//检测到上升沿标志wirenegedge_get;//检测到下降沿标志regsignal_buff_1;//输入数据缓冲1regsignal_buff_2;

四臂西瓜·2024-02-01 10:19

【AG32VF407】国产MCU+FPGA Verilog双边沿检测输出方波

视频讲解[AG32VF407]国产MCU+FPGAVerilog双边沿检测输出方波实验过程本次使用使用AG32VF407开发板中的FPGA，使用双clk的双边沿进行检测，同步输出方波同时可以根据输出的方波检测

LitchiCheng·2024-02-01 10:18

FPGA高端项目：Xilinx Artix7系列FPGA 多路视频缩放拼接工程解决方案提供4套工程源码+技术支持

目录1、前言版本更新说明给读者的一封信FPGA就业高端项目培训计划免责声明2、相关方案推荐我这里已有的FPGA图像缩放方案我已有的FPGA视频拼接叠加融合方案本方案的XilinxKintex7系列FPGA

9527华安·2024-02-01 10:58

相片修复框架-GFPGAN

一GFPGAN介绍GFPGAN是一个由腾讯ARC团队开发的用于人脸图像生成和优化的GAN模型。

qyhua·2024-02-01 10:58

【 USRP 相控阵】X波段相控阵开发平台用户指南

FMCA-EBZAD9081MxFEEvaluationBoard,https://www.analog.com/eval-ad9081AD9081的全功能评估板使用ACE软件进行控制的PC软件HMC7044的板载时钟用于管理套件和FPGA

东枫科技·2024-02-01 09:51

基于fpga的数字时钟开发

1、题目要求2、程序代码moduleclock(inputclk,//时钟inputrst,//复位键inputwiremonth_adj,inputwireday_adj,input[0:4]key,//按键输入input[0:0]qiehuan,output[0:7]seg_cs,//数码管位选output[0:7]seg_data0,//前四个数码管output[0:7]led,output

卡莫西夫的忧伤·2024-02-01 09:45

2020-R18-区块链技术与应用

日，中本聪发布了比特币系统并挖掘出了第一个区块即创世区块；2010年5月22日，第一笔线下交易，1万个比特币买了一个价值25美元的披萨，单价为0.25美分；2、挖矿芯片经历了四个阶段，CPU、GPU、FPGA

12_德德·2024-02-01 05:29

【INTEL（ALTERA）】错误：*.onchip_flash_0：UFM 扇区不支持“隐藏”模式。请更新访问模式设置

说明由于英特尔®Quartus®PrimeStandardEdition软件版本22.1存在一个问题，当您针对10FPGACompact变体英特尔®MAX®在片上闪存英特尔®FPGAIP中选择单压缩映像配置模式时

神仙约架·2024-02-01 02:59

【INTEL（ALTERA）】为什么Nios® V 应用程序项目构建失败，并且观察到“找不到 -lstdc++”消息？

GCCv10.1.0-1.1工具链（WindowsBuild）中缺少多libarch/abi-to-directory映射，在Windows中使用命令“make-C”在Windows中构建Nios®V/m处理器英特尔FPGAIP

神仙约架·2024-02-01 02:28

解决github慢的问题

githubproxy代理加速gitclone.comgithub镜像或加速网站例如：gitclonehttps://ghproxy.com/https://github.com/TencentARC/GFPGAN.git

ImSEten·2024-01-31 22:46

Xilinx FIFO Generator 需要注意BRAMs的资源消耗

XilinxFIFOGenerator需要注意ActualDepthXilinxFIFOGenerator需注意非对称位宽XilinxFIFOGenerator需要注意BRAMs的资源消耗事出有因原以为选用了一个BRAM资源为16M的FPGA

ShareWow丶·2024-01-31 19:14

FPGA存储块，有没有使能Primitives output Register作用

在FPGA中，ROM,RAM存储块在IP核配置中都有一个配置选项：PrimitivesoutputRegister，比如下图的romIP核配置界面接下来以RAM读写为例，我这里RAM的第一个数值为1，我们观察第一个数值的位置即可看出这个

ChipChatter·2024-01-31 19:13

电子信息找工作选fpga还是嵌入式？

电子信息找工作选fpga还是嵌入式？

枪哥玩转嵌入式·2024-01-31 17:24

ZYNQ系列PL配置加载流程

寒听雪落·2024-01-31 14:10

【Xilinx】开发环境（二）- Petalinux环境安装

此系列博客，仅对Xilinx平台PS端（ARM部分）开发做介绍，不对PL(FPGA)做过多介绍。

有意思科技·2024-01-31 14:37

OpenMIPS用verilog实现

最近在研究FPGA的开发，于是需要用到Verilog。但是手头上只有一台M1芯片的Mac

闻林禹·2024-01-31 13:24

【数字IC精品文章收录】近500篇文章-学习路线-基础知识-接口-总线-脚本语言-芯片求职-安全-EDA-工具-低功耗设计-Verilog-低功耗-STA-设计-验证-FPGA-架构-AMBA-书籍-

数字IC全站文章索引demo版（建议收藏慢慢看）*一、项目说明*1.1索引目的1.2收录原则1.3投稿方式1.4版本迭代二、数字IC学习路线三、通用技能篇*3.1数字电路3.2硬件描述语言(Verilog)3.3linux操作系统3.4C语言3.5微机原理3.6汇编语言3.7计算机组成原理3.8计算机体系架构3.9STA静态时序分析3.10SystemVerilog3.11UVM3.12SVA3.

程序员负总裁·2024-01-31 10:05

「线上分享」采用Zynq系列FPGA实现NDI AV over IP 应用

LiveVideoStack_·2024-01-31 08:26

【FPGA原型验证】附录基础知识：FPGA/CPLD基本结构与实现原理

聚焦XilinxISE介绍Xilinx公司及其产品的基本情况，并在此基础上描述了CPLD和FPGA的内部结构及基本原理。

Hcoco_me·2024-01-31 07:52

STM32与FPGA实现以太网功能--web、UDP、tcp测试

web网管程序在ETH工程已经做好并验证完成了，现在STM32+FPGA实现ping功能，那么web功能应该一样能实现问题1：浏览器输入192.168.1.30，能出现登入界面，但是输入密码点击没反应，

weixin_41719055·2024-01-31 07:22

[AG32VF407]国产MCU+FPGA Verilog编写控制2路gpio输出不同频率方波实验

视频讲解[AG32VF407]国产MCU+FPGAVerilog编写控制2路gpio输出不同频率方波实验实验过程根据原理图，选择两个pin脚作为输出修改VE文件，clk选择PIN_OSC，使用内部晶振8Mhz

LitchiCheng·2024-01-31 07:51

GD32F30x SPI转CAN 从机实现

通信不同于串口等全双工通信，主机在发送数据的同时也能得到从机传送的数据，所以SPI通信是同步的，从机要想发送数据给主机，必须等主机主动发送时钟来读取；所以主机要想读取从机的数据必须发送2帧数据才能读取到想要的结果（不同与FPGA

kensey·2024-01-31 07:18

推荐频道

FPGA开发笔记