FPGA持之以恒

FPGA_AXI4总线

转至https://blog.csdn.net/yake827/article/details/41485005(一)AXI总线是什么？AXI是ARM1996年提出的微控制器总线家族AMBA中的一部分。AXI的第一个版本出现在AMBA3.0，发布于2003年。当前的最新的版本发布于2010年。AXI4：主要面向高性能地址映射通信的需求；AXI4-Lite：是一个简单地吞吐量地址映射性通信总线；AX
neufeifatonju·2024-03-11 22:09

《生命如一泓清水》---俞敏洪

2、一堆散乱的砖头一块砖没有什么用，一堆砖也没有什么用，如果你心中没有一个造房子的梦想，拥有天下所有的砖头也只是占据了一堆废物；所以我们要明确目标，持之以恒，把努力凝聚到每一
蓝桥烟雨·2024-03-10 15:46

如何成为fpga工程师

FPGA的应用领域非常的广，尤其再人工智能，大数据，云计算等等方向非常吃香。
宸极FPGA_IC·2024-03-09 04:29

【EDA概述】

文章目录前言一、EAD技术的发展二、FPGA和CPLD有什么区别三、FPGA应用？
Winner1300·2024-03-06 18:42

2022赚钱软件有哪些?手机赚钱app排行榜

大家好我是【高省】运营高小省今天跟大家分享下可以赚钱APP，有一句话说得好，你永远赚不到你认知以外的钱，世界上最赚钱的方式，就是找到适合自己的方式，然后持之以恒坚持做下去。
日常购物技巧呀·2024-03-06 12:10

2022-09-24

持之以恒，久必芬芳！
商丘李渊文·2024-03-05 20:53

#FPGA（基础知识）

1.IDE:QuartusII2.设备：CycloneIIEP2C8Q208C8N3.实验：正点原子-verilog基础知识4.时序图：5.步骤6.代码：
GrassFishStudio·2024-03-01 15:28

读书写作双向而行，持之以恒至千里

不学自知，不问自晓，古今行事，未之有也。——汉·《论衡》学习不仅仅是为了有用，还可以丰富人的精神生活，而且学习本身也是一个能使人获得享受和乐趣的过程。人的乐趣在于双向满足，那就是物质与精神，两者刚好阴阳辩证，相互平衡，人们才能感到幸福。季羡林说：天下第一好事便是读书。这也是一本书，一本发行很久的书，里面摘取了许多作家对于读书的心得和方法。我认为一个人改变读书的心态，就要学着创造读书的环境。孟母三迁
诚以求真务实之路·2024-03-01 13:00

厉害了，我亲爱的孩子们！

为孟家乐同学持之以恒的精神点赞！更让我激动的是并非他一个孩子，相继来了好多个，还有十班的两个，三班的两个，为他们点赞！今日早到即读书的孩子有：5：22孟家乐，5：30张栩阳、王涵，
董晓利腊梅·2024-02-28 09:12

xilinx FPGA 除法器IP核（divider）的使用 vivado 2019.1

参考：xilinxFPGA除法器ip核（divider）的使用（VHDL&Vivado）_vivado除法器_坚持每天写程序的博客-CSDN博客一、创建除法IPvivado的除法器ip核有三种类型，跟ISE
小 阿 飞·2024-02-20 21:31

除法器 c语言 模拟,用Vivado-HLS实现低latency除法器

XilinxVivadoHigh-LevelSynthesis(HLS)工具将C,C++,或者SystemC设计规范，算法转成RegisterTransferLevel(RTL)实现，可综合到XilinxFPGA
小小羊羊羊·2024-02-20 21:00

xilinx FPGA 乘法器 除法器 开方 IP核的使用（VHDL&ISE）

目录一、乘法器ip核1.新建工程之后建一个ip核文件：2.配置ip核：3.编写顶层文件或者激励文件：第一种情况：这个是加了ce的第二种情况：这个是加了ce和sclr的第三种情况：这个是不加使能的乘法器的正确使用：第二天的新进展：最高位是1结果之所以出问题，是因为设置的时候我忘了改了，那个输入的类型默认是signed，即有符号位，大家一定要看清楚哟，按照自己需求，看是否设置最高位为有符号位二、除法器
坚持每天写程序·2024-02-20 21:30

数字信号处理基础----xilinx除法器IP使用

但在一些特殊情况下，希望采用乘除法，这时候在FPGA当中就需要专用的IP了。乘除法在FPGA当中实现起来是比较困难的一件事情。
black_pigeon·2024-02-20 21:27

2022-07-24

持之以恒，久必芬芳[玫瑰]【目标】3年100本书【书目86】《阅读的方法》【作者】罗振宇【版次】新星出版社2022年4月第1版【页数】共381页【进度】340——完结有体验不同工作的，有体验不同情景的，
LH_12a6·2024-02-20 18:34

《哈佛凌晨四点半》更新第九章

做你真正喜欢的，才能持之以恒，才能坚持到底。一个人要想对一件事情有持久的热忱，光是喜欢擅
钮祜禄慧丽·2024-02-20 13:51

基于FPGA的I2C接口控制器（包含单字节和多字节读写）

1、概括  前文对IIC的时序做了详细的讲解，还有不懂的可以获取TI的IIC数据手册查看原理。通过手册需要知道的是IIC读、写数据都是以字节为单位，每次操作后接收方都需要进行应答。主机向从机写入数据后，从机接收数据，需要把总线拉低来告知主机，前面发送的数据已经被接收。主机在读取从机数据后，如果还需要继续读取数据，就要对从机做出应答，否则不应答。  另一个需要注意的是数据在时钟的低电平中间进行赋值，
电路_fpga·2024-02-20 12:51

【FPGA开发】HDMI通信协议解析及FPGA实现

本篇文章包含的内容一、HDMI简介1.1HDMI引脚解析1.2HDMI工作原理1.3DVI编码1.4TMDS编码二、并串转换、单端差分转换原语2.1原语简介2.2原语：IO端口组件2.3IOB输入输出缓冲区2.4并转串原语`OSERDESE2`2.4.1`OSERDESE2`工作原理2.4.2`OSERDESE2`级联示意图2.4.3`OSERDESE2`工作时序图2.4.4`OSERDESE2`
Include everything·2024-02-20 12:51

FPGA时钟资源与设计方法——IO延迟约束（Vivado）

只能分析内部的时序信息，对于外部的时序信息Vivado无法提供，在设计中要精确建模外部时序信息，必须为输入和输出端口提供输入输出延迟信息，而I/O延迟约束就是告知XilinxVivado集成设计环境（IDE）FPGA
CWNULT·2024-02-20 12:19

Xilinx（AMD） 7系列FPGA配置引脚说明

xilinx7系列FPGA配置引脚下表详细描述了xilinx7系列FPGA所有配置引脚及其功能。
CWNULT·2024-02-20 12:19

【FPGA】高云FPGA之数字钟实验-＞HC595驱动数码管

高云FPGA之IP核的使用1、设计定义2、设计输入2.1数码管译码显示2.274HC595驱动2.3主模块设计3、分析和综合4、功能仿真6.1hex8模块仿真6.2HC595模块5、布局布线6、时序仿真
凉开水白菜·2024-02-20 12:18

嵌入式 系统 开发 - 第一件事 “搭开发环境”

无论是对DSP，FPGA，或其他可编程芯片开发都要“搭开发环境”：懒得写太多字，画个图来扯淡吧！看看实际怎么搞的：）这张照片仅仅是老哥自己的一个DSP开发实际连结的搞法儿啊，上面的图是一个通用说明。
FOOLCODE·2024-02-20 12:42

FPGA时钟资源与设计方法——时钟抖动（jitter）、时钟偏斜(skew)概念讲解

目录1时钟抖动（clockjitter）2时钟偏斜（clockskew）1时钟抖动（clockjitter）时钟抖动（Jitter）：时钟抖动指的是时钟周期的不稳定性，即：时钟周期随着时间发生变化。时钟抖动是由于晶振本身稳定性导致的，跟晶振本身的工艺有关，所以在设计中无法避免它能带来的影响，通常只能在设计中留有一定的余量。2时钟偏斜（clockskew）时钟偏斜（skew）：时钟偏斜指电路中源时钟
CWNULT·2024-02-20 12:40

持之以恒

其实我从来都不是一个做事持之以恒的人。每次做事情做到一半碰到了困难就放弃了，哪怕没放弃也是在一脸烦躁中结束。可是，在我们从小接受的教育中，持之以恒是不可缺少的。
敖金萍401·2024-02-20 09:55

20190623《六项精进》打卡-杨琳

【行～实践】一、修身：（对自己个人）每天的三件小事，持之以恒。二、齐家：（对家庭和家人）三、建功：（对工作）小字辈无产阶级，为建功立业积累资粮。
杨琳Lynne·2024-02-20 09:44

VPX信号处理卡设计原理图：9-基于DSP TMS320C6678+FPGA XC7V690T的6U VPX信号处理卡 信号处理 无线电通信

板卡采用一片TIDSPTMS320C6678和一片Xilinx公司Virtex7系列的FPGAXC7V690T-2FFG1761I作为主处理器，Xilinx的AritexXC7A200T作为辅助处理器。
hexiaoyan827·2024-02-20 08:53

CPU，GPU，ASIC和FPGA简介

在这个数字时代，了解CPU、GPU、ASIC和FPGA之间的区别对于优化整体性能至关重要。
audrey-luo·2024-02-20 05:17

DPU技术的进步：赋予未来创新力量

随着云计算和虚拟化技术的发展，网卡在功能和硬件结构方面也经历了四个阶段，即网卡、智能网卡、基于FPGA的DPU和DPUSoC网卡。
audrey-luo·2024-02-20 05:47

2022-06-17

持之以恒，久必芬芳！【目标】3年120本书【打卡】第876天，20220617【书目94】《大秦帝国四上》【作者】孙皓晖【页数】332页【进度】15至25页【用时】第3天【感悟】用什么样的眼光看历史？
商丘李渊文·2024-02-20 02:25

总结，也是一个新的开始。

写作是一个不断摸索历练的过程，这需要有正确的方向并持之以恒的练习。在论文写作课中，我慢慢了解到写作是一个积累的过程，在这段时间里，我慢慢开始将身边发生的事融入我的文字中，改变了我曾经难以提笔的缺点。
ing202·2024-02-20 02:03

感恩日记---第七十一天

魔力感恩练习第一天：感恩蓉蓉，每天早上5点在会议室等我，我们一起早修，给我成长，进步，修炼，持之以恒的动力和力量，感恩你的陪伴，感恩你的互动，分享交流，感恩你的照见。
筱周周税务师·2024-02-20 02:32

FPGA芯片定义及结构分析

点击蓝字关注我们关注、星标公众号，精彩内容每日送达来源：网络素材ai芯片技术架构有哪些？AI芯片的技术架构可以根据其设计方式和特点进行分类。以下是几种常见的AI芯片技术架构：GPU（图形处理器）架构：GPU最初是用于图形渲染和游戏处理的，但由于其高度并行的特性，逐渐被应用于深度学习计算。GPU架构采用多个计算单元（CUDA核心）进行并行计算，能够高效地执行浮点运算和矩阵计算。NVIDIA的Tens
Hack电子·2024-02-20 00:43

如何系统地自学Python？

1.了解编程基础2.学习Python基础语法3.学习Python库和框架4.练习编写代码5.参与开源项目6.加入Python社区7.利用资源学习8.制定学习计划9.持之以恒总结如何系统地自学Python
Python南帝·2024-02-20 00:07

手把手教你实现pynq-z2条形码识别

我是雪天鱼，一名FPGA爱好者，研究方向是FPGA架构探索和SOC设计。关注公众号【集成电路设计教程】，拉你进“IC设计交流群”。
雪天鱼·2024-02-19 23:55

2018年11月28日

我覺得字寫得好坏，一方面是後天的持之以恒的訓練，而另一方面最重要的還是先天的秉赋。小學時有大字課，初中時有水筆課，那時並没有覺得字寫得好不好有什麽關
东丰林波·2024-02-19 23:24

20190703《六项精进》打卡-杨琳

【行～实践】一、修身：（对自己个人）每天的三件小事，持之以恒。二、齐家：（对家庭和家人）三、建功：（对工作）小字辈无产阶级，为建功立业积累资粮。｛积善｝：发愿
杨琳Lynne·2024-02-19 22:41

如何做好结题工作

持之以恒，久必芬芳【目标】三年读完100本书【打卡】第90天20200607【书目1】《教师如何做课题》【作者】李冲锋【版次】华东师范大学出版社，2020年1月第四版【页数】共274页【进度】261-269
蓦然回首客·2024-02-19 21:35

【经验】STM32的一些细节

我的设计本意是：使用定时器T3以100us的周期来定时发送命令给FPGA。由于编码器出结果的最长时间为51us。因此，希望PWM中断要滞后于T3约60us。
梓德原·2024-02-19 20:50

FPGA中一些基本概念原理的区分

一、wire型变量与reg变量在Verilog中，wire和reg是两种不同类型的变量，它们有着不同的特性和用途1.1wire变量wire变量用于连接模块中的输入、输出以及内部信号线。它主要用于表示连续赋值的逻辑连接，类似于硬件电路中的导线。wire变量不能在always块或initial块中赋值，它们只能通过连续赋值“assign”语句连接到其他信号，1.2reg变量它主要用于表示时序逻辑中的寄
长安er·2024-02-19 19:37

AMD FPGA设计优化宝典笔记（5）低频全局复位与高扇出

亚军老师的这本书《AMDFPGA设计优化宝典》，他主要讲了两个东西：第一个东西是代码的良好风格；第二个是设计收敛等的本质。
徐丹FPGA之路·2024-02-19 19:36

平时积累的FPGA知识点（11）

平时在FPGA群聊等积累的FPGA知识点，第11期：51可以把dcp文件封装到自己ip里吗？解释：不可以52fifo的异步复位要做异步复位同步释放吗？
徐丹FPGA之路·2024-02-19 19:06

平时积累的FPGA知识点（6）

平时在FPGA群聊等积累的FPGA知识点，第六期：1万兆网接口，发三十万包，会出现掉几包的情况，为什么？原因：没做时钟约束，万兆网接口的实现，本质上都是高速serdes，用IP的话，IP会自带约束。
徐丹FPGA之路·2024-02-19 19:05

平时积累的FPGA知识点（8）

平时在FPGA群聊等积累的FPGA知识点，第八期：21FFTIP核有遇到过FFTIP核测量频率不准确的问题吗？大部分情况下都是准的，偶尔偏差比较大，IP核输入的数据用matlab计算出的频率是对的。
徐丹FPGA之路·2024-02-19 19:05

平时积累的FPGA知识点（9）

平时在FPGA群聊等积累的FPGA知识点，第9期：31ldpc的license是什么？
徐丹FPGA之路·2024-02-19 19:05

基于飞腾ARM+FPGA国产化计算模块联合解决方案

联合解决方案概述随着特殊领域电子信息系统对自主创新需求的日益提升，需不断开展国产抗恶劣环境计算整机及模块产品的研制和升级。特殊领域电子信息系统的自主创新，是指依靠自身技术手段和安全机制，实现信息系统从硬件到软件的自主研发设计、生产、升级、维护的全程可控，其中特殊领域抗恶劣环境计算模块产品的自主创新是其中的重要组成部分。抗恶劣环境计算模块产品的自主研制，不仅要求处理器子系统的自主创新，还要求外围接口
深圳信迈科技DSP+ARM+FPGA·2024-02-19 19:34

FPGA转行ISP的探索之一：行业概览

ISP的行业位置最近看到一个分析，说FPGA的从业者将来转向ISP（ImageSignalProcess图像信号处理）是个不错的选择，可以适应智能汽车、AI等领域。
徐丹FPGA之路·2024-02-19 19:32

FPGA转行ISP的探索之二：技术路线和概念

ISP领域的概念1相机方面的概念1）DENOISE，图像去噪图像噪声按噪声与信号的关系可分为加性噪声和乘性噪声；按照产生原因可分为外部噪声和内部噪声；按照统计特性可分为平稳噪声和非平稳噪声；平稳噪声基于统计后的概率密度函数又可以分为：高斯噪声、泊松噪声、脉冲噪声、瑞利噪声。图像去噪的算法一般是滤波，比如空域滤波，变换域滤波，机器学习方法等，经常是用OpenCV的代码来写。2）CONTRAST，对比
徐丹FPGA之路·2024-02-19 19:32

基于FPGA的ECG信号滤波与心率计算verilog实现,包含testbench

目录1.算法运行效果图预览2.算法运行软件版本3.部分核心程序4.算法理论概述4.1ECG信号的特点与噪声4.2FPGA在ECG信号处理中的应用4.3ECG信号滤波原理4.4心率计算原理4.5FPGA在
简简单单做算法·2024-02-19 19:07

怎样的坚持才能胜利？

类似的话还有，持之以恒，水滴石穿等。不妨把思路打开些，只要有恒心，木棒或石棒也能磨成针吗？答案是否定的，因为那两种材料根本就磨不成针。
青云飞度·2024-02-19 18:37

fpga与lvds

低压差分信号LVDS(LowVoltageDifferentialSigna1)是由ANSI／TIA／EIA-644—1995定义的用于高速数据传输的物理层接口标准。它具有超高速(1．4Gb／s)、低功耗及低电磁辐射的特性，是在铜介质上实现千兆位级高速通信的优选方案；可用于服务器、可堆垒集线器、无线基站、ATM交换机及高分辨率显示等等，也可用于通用通信系统的设计。BLVDS(BusLVDS)是LV
fpga和matlab·2024-02-19 13:37

2019-11-07

希望自己能持之以恒地坚持下去。
liudarui·2024-02-19 13:23
上一页 3 4 5 6 7 8 9 10 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他