FPGA接口开发(项目实战)

倾力打造互联网 Java 全栈工程师

学习完整课程请移步互联网Java全栈工程师本节视频【视频】项目实战-iToken-开篇-倾力打造互联网Java全栈工程师
撸帝·2024-01-15 10:28

Swift5.x入门21--标准库源码分析，项目实战

Swift源码简介Swift于2015年开源，GitHub地址为：https://github.com/apple/swift源码的常见目录：docs：文档；stdlib：Swift源码；lib：C++源码；include：C++头文件；Array分析map，filter，flatMap，reduce，compactMap在swift-main/stdlib/core中搜索funcxxxpubli
YanZi_33·2024-01-15 10:14

[JavaScript] 第七章 对象

作者主页：青花锁简介：Java领域优质创作者、Java微服务架构公号作者简历模板、学习资料、面试题库、技术互助文末获取联系方式系列专栏目录[Java项目实战]介绍Java组件安装、使用；手写框架等[Aws
青花锁·2024-01-15 09:22

云原生微服务之分布式锁框架 Redisson

作者主页：青花锁简介：Java领域优质创作者、Java微服务架构公号作者简历模板、学习资料、面试题库、技术互助文末获取联系方式系列专栏目录[Java项目实战]介绍Java组件安装、使用；手写框架等[Aws
青花锁·2024-01-15 09:42

Vue + Spring Boot 项目实战:人事管理系统——完结撒花

系列文章目录Vue+SpringBoot项目实战:人事管理系统——(1)登录页面及方法实现Vue+SpringBoot项目实战:人事管理系统——(2)员工信息页面及方法实现，文章还未完成Vue+SpringBoot
kk楷楷·2024-01-15 05:29

Vue + Spring Boot 项目实战:人事管理系统——(1)登录页面及方法实现

这里写目录标题登录页面及效果实现：前端代码：新建Vue项目后端代码实现：实体类(1.User)实体类(2.Token)工具类(3.ResultUtil)控制层(AuthController)服务层(UserService)Dao层(UserMapper)Mapper文件：登录页面及效果实现：实现登录的功能前端代码：新建Vue项目新建vue项目网上有很多教程，就不再这里举例了，不清楚的可以百度康康教
kk楷楷·2024-01-15 05:29

Spring Boot + vue-element 开发个人博客项目实战教程（二十、登录日志、用户、分类管理页面开发）

⭐作者简介：码上言⭐代表教程：SpringBoot+vue-element开发个人博客项目实战教程⭐专栏内容：零基础学Java、个人博客系统学习讨论群：530826149项目部署视频https://www.bilibili.com
码上言·2024-01-15 05:27

Spring Boot + vue-element 开发个人博客项目实战教程（八、用户中心功能实现）

⭐作者简介：码上言⭐代表教程：SpringBoot+vue-element开发个人博客项目实战教程⭐专栏内容：零基础学Java、个人博客系统学习讨论群：530826149项目部署视频https://www.bilibili.com
码上言·2024-01-15 05:57

FPGA概述

文章目录1.什么是FPGA2.学习FPGA有什么用3.学习FPGA需要何种先决条件1.什么是FPGA这个问题太low了，身处数字时代，从事电子信息行业，居然不知道FPGA？岂非笑谈？
中年阿甘·2024-01-15 05:28

项目实战-知行教育大数据分析平台-01

目录一、业务流程二、项目架构流程三、clouderamanager（CM）基本介绍四、项目环境搭建五、维度分析六、数仓建模1、维度建模2、什么是事实表与维度表3、事实表与维度表的分类4、维度建模的三种模型5、缓慢渐变维七、本项目数仓架构八、HUE的使用九、自动化调度工具介绍十、通过HUE操作oozie本文将利用前面所学的Linux，Hadoop，Hive等大数据技术，从企业级角度，开发一个涵盖需求
吆喝的翅膀·2024-01-15 04:22

【NI国产替代】USB‑7846 Kintex-7 160T FPGA，500 kS/s多功能可重配置I/O设备

Kintex-7160TFPGA，500kS/s多功能可重配置I/O设备USB‑7846具有用户可编程FPGA，可用于高性能板载处理和对I/O信号进行直接控制，以确保系统定时和同步的完全灵活性。
深圳信迈科技DSP+ARM+FPGA·2024-01-15 02:32

基于SSM的咨询交流论坛毕业设计源码

博主介绍：✌专注于VUE,小程序，安卓，Java,python,物联网专业，有16年开发经验，长年从事毕业指导，项目实战✌选取一个适合的毕业设计题目很重要。✌关注✌私信我✌具体的问题，我会尽力帮助你。
sj52abcd·2024-01-15 01:27

具于xilinx FPGA的可动态配置DDS频率控制字的DDS IP核使用例程详解

目录1概述2IPexamples功能3IP使用例程4注意事项5DDSIPExamples下载位置1概述本文用于讲解xilinxIP的ddsipexamples（动态配置频率）的功能说明，方便使用者快速上手。2IPexamples功能本examples是月隐编写的针对DDS的使用demo，实现通过vio控制频率控制字来调整DDS的输出频率，为大家演示一个可动态配置DDS频率的例程。例程的平台：1）硬
风中月隐·2024-01-14 22:48

EasyPoi word导出教程

但demo毕竟是demo，在项目实战中，还是让我遇到不少坑。  由于easypoi对Word的支持不太友好，不支持多图片导出，因此研究之
@元气满满·2024-01-14 20:39

【如何在 GitHub上面找项目】【转载】

很多的小伙伴，经常会有这样的困惑，我看了很多技术的学习文档、书籍、甚至视频，我想动手实践，于是我打开了GitHub，想找个开源项目，进行学习，获取项目实战经验。
旅之灵夫·2024-01-14 20:47

Web网页项目实战-----小兔鲜儿项目

本网站是一个电商网站，主要由Html、CSS、JS来完成，实现的功能主要是可以购买产品，展示产品，查看订单等功能，效果如下，如有需要项目代码的可以私信我，或者文章底下评论，我给分享原项目和资源文件一、项目样式补充目标：能够使用精灵图，能够给元素添加阴影效果，能够让元素完成过渡效果学习路径：1.精灵图1）精灵图的介绍a.场景：项目中将多张小图片，合并成一张大图片，这张大图片称之为精灵图b.优点：减少
ios_prestige·2024-01-14 17:01

React项目实战--------极客园项目PC端

项目介绍：主要将学习到的项目内容进行总结（有需要项目源码的可以私信我）关于我的项目的配置如下，请注意下载的每个版本不一样，写的api也不一样一、项目介绍1.资料1）短信接收&M端演示：极客园http://geek.itheima.net2）PC端接口文档：极客园PChttp://geek.itheima.net/api-pc.html2.项目介绍1）【极客园】对标CSDN、博客园等竞品，致力成为更
ios_prestige·2024-01-14 17:26

优雅草蜻蜓API大数据服务中心v1.0.4更新-加入蓝奏云直链解析·每日Bing·字数统计·今日油价·历史上的今天等接口

月29日推出以来截止2024年1月13日累计被调用次数为413次，共收录23个接口，截止前一日2024年1月12日当天调用次数达到历史最高89次，并且正在处于持续增长状态，优雅草api服务接口将会加快接口开发
一颗优雅草科技·2024-01-14 17:55

Java微服务系列之 ShardingSphere - ShardingSphere-JDBC

作者主页：青花锁简介：Java领域优质创作者、Java微服务架构公号作者简历模板、学习资料、面试题库、技术互助文末获取联系方式系列专栏目录[Java项目实战]介绍Java组件安装、使用；手写框架等[Aws
青花锁·2024-01-14 16:59

FPGA_ZYNQ_XADC

提示：文章写完后，目录可以自动生成，如何生成可参考右边的帮助文档文章目录前言一、ADC介绍二、使用步骤1.搭建FPGABD工程1.1新建工程1.2搭建FPGABD工程1.3生成bit文件导入硬件加载SDK2
小白520号·2024-01-14 15:04

FPGA---新手常见问题(FPGA_Vivado_Error)

1，如何快速找到开发板的各个功能管脚？1）查看用户手册2）网站查找开发板引脚信息表（主板引脚信息）3）相关论坛帖子2，生成bit文件不成功怎么办，问题原因和解决方法，以及例外解决方法？【错误现象】[DRCNSTD-1]UnspecifiedI/OStandard:4outof4logicalportsuseI/Ostandard(IOSTANDARD)value'DEFAULT',insteado
伊宇韵·2024-01-14 15:04

【FPGA】Xilinx_ZYNQ7Z020——6. PS定时器中断

文章目录6.PS定时器中断工程创建SDK下载调试6.PS定时器中断工程创建复制之前的ps_hello工程在弹出的对话框中填写新的工程名“ps_timer”，选择创建工程子目录PS里的定时器，因为不需要管脚输出，就不用配置管脚SDK运行SDK&
xyz_·2024-01-14 15:04

ZYNQ PS端MIO的使用——FPGA Vitis篇

文章目录1.前言2.MIO介绍3.Vivado工程编写4.Vitis工程编写5.实验小结A.附录B.工程源码下载1.前言本实验介绍如何使用ZYNQ芯片PS端的MIO。MIO是ZYNQ芯片PS端的基础外设IO，可以连接诸如SPI，I2C，UART，GPIO等，通过Vivado软件设置，软件可以将信号通过MIO导出，同样也可以将信号通过EMIO（后续试验会介绍EMIO）连接到PL端的引脚上。MIO共有
BIGMAC_1017·2024-01-14 15:34

Xilinx_ZYNQ7020_自定义IP开发文档

建议将图片保存下来直接上传(img-2FaM6NWy-1582858270651)(media/aab71e0ee5f6d827823f26628900ce6d.png)]ZYNQ芯片的PL部分也就是FPGA
weixin_43354598·2024-01-14 15:04

Xilinx ZYNQ简介

ZYNQ是赛灵思公司（Xilinx）推出的新一代全可编程片上系统（APSoC），它将处理器的软件可编程性与FPGA的硬件可编程性进行完美整合，以提供无与伦比的系统性能、灵活性与可扩展性。
耐心的小黑·2024-01-14 15:33

ALINX_ZYNQ_MPSoC开发平台FPGA教程：PL的点灯实验

前言目标：每秒翻转一次LED我会在前言中记录自己通过本实验学到的东西ZYNQ-7000的PL部分使用的时钟是200M的差分时钟，通过有源晶振提供（有源：一上电就产生时钟信号），而PS部分使用的也是有源时钟，但是是50M的单端时钟由于PL部分的200M差分时钟，因此需要使用IBUFDS将差分时钟转为单端时钟，如下图正文一、点灯设计程序要实现1秒翻转，就需要一个1秒的计数器，而使用的时钟是200M，那
崽崽今天要早睡·2024-01-14 15:02

ZYNQ学习笔记（三）---Xilinx软件工具介绍与FPGA开发流程

由于我之前也没有接触过这类芯片，对FPGA以及VerilogHDL语言也只有一些粗浅的了解，我也是摸着石头过河，慢慢来。
Zhou1f_SUDA·2024-01-14 15:32

FPGA系统性学习笔记连载_Day4 Xilinx ZYNQ7000系列 PS、PL、AXI 、启动流程基本概念篇

四、ZYNQ芯片内部用硬件实现了AXI总线协议，包括9个物理接口，分别为AXI-GP0~AXIGP3，AXI-HP0~AXI-HP3，AXI-ACP接口。1、AXI_ACP接口，是ARM多核架构下定义的一种接口，中文翻译为加速器一致性端口，用来管理DMA之类的不带缓存的AXI外设，PS端是Slave接口。2、AXI_HP接口，是高性能/带宽的AXI3.0标准的接口，总共有四个，PL模块作为主设备连
ONEFPGA·2024-01-14 15:01

FPGA_ZYNQ （PS端）开发流程（Xilinx软件工具介绍）

【前言】1.1XilinxZynqSoC系列针对不同的应用领域，Xilinx公司设计开发了各种逻辑资源规模和集成各种外设功能的ZynqSOC器件，包括专为成本优化的Zynq-7000平台，面向高性能实时计算应用领域的ZynqUltraScale+MPSoC，面向射频通信的ZynqUltraScale+RFSoC，以及具备高度可扩展特性的自适应加速平台ACAP。具体相关知识大家可以下去查询。1.2X
伊宇韵·2024-01-14 15:59

学习《Spring Boot + Spring Cloud + Vue + Element项目实战手把手教你开发权限管理系统》记录项目实现过程以及笔记（一）

开发权限管理系统--前端--学习记录（一）参考书本：徐丽健.SpringBoot+SpringCloud+Vue+Element项目实战：手把手教你开发权限管理系统(Kindle位置2344).清华大学出版社
细牙兔·2024-01-14 14:06

Spring Boot 3 + Vue 3 项目实战，手把手教你从零开始开发上线一套生产级别的 Java 系统

项目简介novel是一套基于时下最新Java技术栈SpringBoot3+Vue3开发的前后端分离学习实战型小说项目，配备保姆级教程手把手教你从零开始开发上线一套生产级别的Java系统，由小说门户系统、作家后台管理系统、平台后台管理系统等多个子系统构成。包括小说推荐、作品检索、小说排行榜、小说阅读、小说评论、会员中心、作家专区、充值订阅、新闻发布等功能。项目地址后端项目（更新中）：GitHub｜码
xxyopen·2024-01-14 14:36

C++项目实战：模拟网络语音电话，附完整源码

网络电话通过把语音信号经过数字化处理、压缩编码打包、透过网络传输、然后解压、把数字信号还原成声音，让通话对方听到，网络语言便利了人们的生活。VC++模拟实现网络语音电话，类似语音聊天的功能，这是一个通过网络实现的网络语音电话，功能目前是比较基础的，仅供学习参考吧。本实例当时在Windows2000环境下运行通过。项目结构展示：相关的代码如下：当然想学习C/C++的同学小编这里有一份C/C++得学习
IT先锋·2024-01-14 13:35

FPGA的MARK_DEBUG调试之波形抓取

一、描述在工作时发现FPGA向ARM传输的数据有问题，因此想抓取一下FPGA的波形。作为传统方式使用示波器抓取过于麻烦，因此使用VIVADO自带的DEBUG功能抓取输出的数据波形。
追逐者-桥·2024-01-14 11:29

首页导航+左侧菜单

前后端分离之后，前端迫切需要一种机制，不再需要依赖后端接口开发，而今天的主角mockjs就可以做到这一点Mock.js是一个模拟数据的生成器，用来帮助前端调试开发、进行前后端的原型分离以及用来提高自动化测试效率
weixin_38170065·2024-01-14 11:44

SPA项目开发之首页导航+左侧菜单

一、SPA项目开发之首页导航+左侧菜单1.Mock.js前后端分离之后，前端迫切需要一种机制，不再需要依赖后端接口开发，而今天的主角mockjs就可以做到这一点Mock.js是一个模拟数据的生成器，用来帮助前端调试开发
Vicant 蒋勇·2024-01-14 11:44

FPGA边沿检测

有一个缓慢变化的1bit信号sig，编写一个程序检测a信号的上升沿给出指示信号rise，当sig信号出现下降沿时给出指示信号down。注：rise,down应为单脉冲信号，在相应边沿出现时的下一个时钟为高，之后恢复到0，一直到再一次出现相应的边沿。`timescale1ns/1psmoduleedge_detect(inputrst,//异步复位信号，低电平有效inputclk,//系统时钟信号i
我来挖坑啦·2024-01-14 11:33

【Sharding-Sphere 整合SpringBoot】

Sharding-Sphere整合SpringBoot一、项目准备二、项目实战1.pom.xml及application.yml2.OrderInfoController3.OrderInfoService4
懒虫虫~·2024-01-14 09:55

Redis：原理速成+项目实战——Redis实战14（BitMap实现用户签到功能）

‍作者简介：一位大四、研0学生，正在努力准备大四暑假的实习上期文章：Redis：原理速成+项目实战——Redis实战13（GEO实现附近商铺、滚动分页查询）订阅专栏：Redis：原理速成+项目实战希望文章对你们有所帮助用户签到是各个
布布要成为最负责的男人·2024-01-14 08:01

Redis：原理速成+项目实战——Redis实战13（GEO实现附近商铺、滚动分页查询）

‍作者简介：一位大四、研0学生，正在努力准备大四暑假的实习上期文章：Redis：原理速成+项目实战——Redis实战12（好友关注、Feed流（关注推送）、滚动分页查询）订阅专栏：Redis：原理速成+
布布要成为最负责的男人·2024-01-14 08:00

Redis：原理速成+项目实战——Redis实战12（好友关注、Feed流（关注推送）、滚动分页查询）

‍作者简介：一位大四、研0学生，正在努力准备大四暑假的实习上期文章：Redis：原理速成+项目实战——Redis实战11（达人探店（Redis实现点赞、热榜））订阅专栏：Redis：原理速成+项目实战希望文章对你们有所帮助上一节用
布布要成为最负责的男人·2024-01-14 08:30

Redis：原理速成+项目实战——Redis企业级项目实战终结篇（HyperLogLog实现UV统计）

‍作者简介：一位大四、研0学生，正在努力准备大四暑假的实习上期文章：Redis：原理速成+项目实战——Redis实战14（BitMap实现用户签到功能）订阅专栏：Redis：原理速成+项目实战希望文章对你们有所帮助这篇是实战部分的终结篇
布布要成为最负责的男人·2024-01-14 08:26

FPGA设计时序约束十六、虚拟时钟Virtual Clock

目录一、序言二、VirtualClock2.1设置界面三、工程示例3.1工程设计3.2工程代码3.3时序报告3.4答疑四、参考资料一、序言在时序约束中，存在一个特殊的时序约束，虚拟时钟VirtualClock约束，根据名称可看出时钟不是实际存在的，主要是在STA分析时序时提供一个参考。二、VirtualClock相较于create_clock创建主时钟约束到实际的物理位置，虚拟时钟约束时不需要指定
知识充实人生·2024-01-14 06:43

【LabVIEW FPGA 编程入门】使用FPGA IO进行编程

1.在项目中新建一个VI，命名为FPGAIOTest。2.可以直接将项目中的FPGAIO拖入程序框图中。
東方神山·2024-01-14 06:42

【LabVIEW FPGA入门】没有CompactRIO时进行编程测试

1.新建一个空白项目。2.新建cRIO终端。要添加仿真的远程实时目标，请选择项目名称，右击并选择新建>>目标和设备(TargetsandDevices)。3.新建终端和设备，选一个cRIO型号接下来，当添加目标和设备窗口出现时，请选择新建目标或设备(NewtargetorDevice)，你所能仿真创建的设备清单会显示出来。选择需要的目标类型并点击确定(ok)。新建的目标就应在已命名的项目浏览窗口中
東方神山·2024-01-14 06:42

【LabVIEW FPGA入门】使用LabVIEW FPGA进行编程并进行编译

在本文中会进行一个简单的FPGA编程演示，这通常可以验证编译工具链是否正常使用。
東方神山·2024-01-14 06:41

【INTEL（ALTERA）】使用Intel Agilex7 F-Tile PMA/FEC Direct PHY IP时钟域会出现时序违规行为？

说明由于英特尔®Quartus®PrimeProEdition软件22.4及更早版本中的IntelAgilex®7设备F-TilePMA/FECDirectPHY多速率英特尔®FPGAIP存在问题，您可能会在以下时钟传输上看到时序违规
神仙约架·2024-01-14 06:41

FPGA之初探

FPGA的构成基本逻辑单元CLBCLB是FPGA的基本逻辑单元，一个CLB包括了2个Slices，所以知道Slices的数量就可以知道FPGA的“大概”逻辑资源容量了。
行者..................·2024-01-14 06:08

超越GPU：TPU能成为接班人吗？

在我们开始深入探讨TPU之前，先了解一下两个重要的芯片技术，FPGA和ASIC。
萤火架构·2024-01-14 06:07

【学习】FPGA verilog 编程使用vscode，资源占用多 卡顿 卡死 内存占用多解决方案

问题描述FPGAverilog编程使用vscode，资源占用多卡顿卡死内存占用多解决方案。32G内存，动不动就暂用50%！！
神仙约架·2024-01-14 06:06

ZYNQ开发（七）Linux开发之Petaliunx的设计流程（SD卡启动）

微信公众号上线，搜索公众号小灰灰的FPGA,关注可获取相关源码，定期更新有关FPGA的项目以及开源项目源码，包括但不限于各类检测芯片驱动、低速接口驱动、高速接口驱动、数据信号处理、图像处理以及AXI总线等
小灰灰的FPGA·2024-01-14 06:55
上一页 21 22 23 24 25 26 27 28 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他