FPGA接口开发(项目实战)

FPGA 移位运算与乘法

项目经验：在FPGA中实现乘法器确实需要消耗一定的资源。这包括
我来挖坑啦·2024-01-16 22:16

超详细！4小时开发一个SpringBoot+vue前后端分离博客项目！！

Java后端接口开发1、前言从零开始搭建一个项目骨架，最好选择合适，熟悉的技术，并且在未来易拓展，适合微服务化
Dashesand·2024-01-16 22:45

蚂蚁爱购--靠谱的SpringBoot项目

简介这是一个靠谱的SpringBoot项目实战，名字叫蚂蚁爱购。从零开发项目，视频加文档，十天就能学会开发JavaWeb项目。
IT利刃出鞘·2024-01-16 22:39

深度学习——第7章 项目实战：自己动手写一个神经网络模型

第7章项目实战：自己动手写一个神经网络模型目录7.1导入数据集7.2定义神经网络输入层、隐藏层、输出层神经元个数7.3网络参数W和b初始化7.4正向传播过程7.5损失函数7.6反向传播过程7.7网络参数更新
曲入冥·2024-01-16 21:01

Arthas项目实战用法

一、简介1、项目所在位置2、安装Arthas1.下载arthas-boot.jar2.运行arthas-boot.jar3.选择进程3、卸载Arthas二、核心监视功能1、monitor：监控方法的执行情况2、watch：检测函数返回值3、trace：根据路径追踪，并记录消耗时间4、stack：输出当前方法被调用的调用路径5、tt：时间隧道，记录多个请求5.1tt对重载的支持5.2tt发起重新请求
西西o·2024-01-16 20:17

数据分析小白实录（二）

有志同道合的朋友，欢迎我们一起学习，互相帮助我的微信是tss2817411628.这是我的一次学习数据分的项目实战，我在开始之前只掌握mysql的基本语句，然后就没看讲解视频直接自己按照问题写sql，结果废了很大功夫也没搞懂
你肉的啊你是不是大学生·2024-01-16 19:13

【FPGA & Modsim】 抢答器设计

实验题目：抢答器设计实验目的：掌握应用数字逻辑设计集成开发环境进行抢答器设计的方法；掌握时序逻辑电路设计的过程。实验内容：1、设计支持3名参赛者的抢答器，并具有主持人控制的复位功能；2、当一名参赛者按下抢答键时，对应的LED灯亮起，屏蔽其他选手；3、分析实验结果，验证电路的功能是否符合设计要求。实验步骤：1、在数字逻辑集成开发环境中新建一个抢答器工程；2、编写VerilogHDL源程序；3、编译和
去追远风·2024-01-16 18:09

一文就知道uniapp等跨端开发的使用场景，学习成本，如何快速使用，基本语法等

文章目录一、简介二、uniapp用在哪些企业三、学习成本四、本次课程概括五、相关文档和学习资料六、快速使用七、Uni-app的基本语法八、项目实战一、简介是一个跨平台开发各种各样应用的一套框架。
WEB前端圈·2024-01-16 18:08

在线项目实习|2024寒假项目实战火热报名中！

一、在线实习项目分类二、在线实习项目流程三、在线实习项目优惠及项目特色1、师傅带练教学模式，手把手教你掌握采用“师带徒”的教学模式，课程以“项目前置知识学习+师傅带练+项目实战”贯穿，强调动手实操，内容以代码落地为主
泰迪智能科技·2024-01-16 15:57

Fpga开发笔记（二）：高云FPGA发开发软件Gowin和高云fpga基本开发过程

article/details/135620590红胖子网络科技博文大全：开发技术集合（包含Qt实用技术、树莓派、三维、OpenCV、OpenGL、ffmpeg、OSG、单片机、软硬结合等等）持续更新中…FPGA
长沙红胖子Qt软件开发·2024-01-16 13:17

【XILINX】Vivado 生成msc文件出现[Writecfgmem 68-4] Bitstream at address 0x00000000 has size 84989156 bytes

Bitstreamataddress0x00000000hassize84989156byteswhichcannotfitinmemoryofsize8388608bytes.MCS和Bit文件BIT-->JTAG-->FPGA
神仙约架·2024-01-16 12:10

【INTEL（ALTERA）】Quartus无法为 F-Tile PMA/FEC Direct PHY 英特尔® FPGA IP启用锁定至参考 （LTR） 模式在，怎么办

说明由于英特尔®Quartus®PrimeProEdition软件23.1及更早版本存在问题，无法为F-TilePMA/FECDirectPHY英特尔®FPGAIP启用锁定至参考（LTR）模式。
神仙约架·2024-01-16 12:40

【FPGA & Modsim】数字频率计

moduleflag(clk,rst_n,cnt);inputclk;inputrst_n;output[2:0]cnt;reg[31:0]count;reg[2:0]cnt;always@(posedgeclkornegedgerst_n)beginif(~rst_n)begincount=32'd24999)begincnt=3'd6)begincnt==1'b1)beginbcd_valid
去追远风·2024-01-16 12:10

【INTEL（ALTERA）】错误 （19021）：相同的文件名 xx 用于不同的 IP 文件。同一个名称不能用于多个 IP 文件。

说明由于在英特尔®Quartus®PrimeProEdition软件版本22.3上运行CVP设计时出现问题，使用IP升级工具自动更新复位释放英特尔®FPGAIP可能会导致同一IP的.qip和.ip文件包含在英特尔
神仙约架·2024-01-16 12:36

Zynq7020 使用 Video Processing Subsystem 实现图像缩放

1、前言没玩过图像缩放都不好意思说自己玩儿过FPGA，这是CSDN某大佬说过的一句话，鄙人深信不疑。。。
攻城狮Wayne·2024-01-16 12:17

Python实现滚动回归模型(RollingOLS算法)项目实战

说明：这是一个机器学习实战项目（附带数据+代码+文档+视频讲解），如需数据+代码+文档+视频讲解可以直接到文章最后获取。1.项目背景滚动回归是一种描述动态系统兴伟的数学模型，它是一种差分方程，用于预测未来的状态或变化。在物理、经济、生态学等领域，滚动回归被广泛应用于时间序列分析、预测和控制系统设计等方面。本项目通过RollingOLS回归算法来构建滚动回归模型。2.数据获取本次建模数据来源于网络(
胖哥真不错·2024-01-16 11:00

Python实现对角但非同一性协方差结构回归模型(WLS算法)项目实战

说明：这是一个机器学习实战项目（附带数据+代码+文档+视频讲解），如需数据+代码+文档+视频讲解可以直接到文章最后获取。1.项目背景WLS回归分析是一种常用的回归分析方法，通过对数据进行加权处理，可以更准确地评估模型参数。本项目通过WLS回归算法来构建对角但非同一性协方差结构回归模型。2.数据获取本次建模数据来源于网络(本项目撰写人整理而成)，数据项统计如下：编号变量名称描述1x12x23x34x
胖哥真不错·2024-01-16 11:30

Python实现分位数回归模型(quantreg算法)项目实战

说明：这是一个机器学习实战项目（附带数据+代码+文档+视频讲解），如需数据+代码+文档+视频讲解可以直接到文章最后获取。1.项目背景分位数回归是简单的回归，就像普通的最小二乘法一样，但不是最小化平方误差的总和，而是最小化从所选分位数切点产生的绝对误差之和。本项目通过quantreg回归算法来构建分位数回归模型。2.数据获取本次建模数据来源于网络(本项目撰写人整理而成)，数据项统计如下：编号变量名称
胖哥真不错·2024-01-16 11:30

Python实现递归最小二乘法回归模型(RecursiveLS算法)项目实战

说明：这是一个机器学习实战项目（附带数据+代码+文档+视频讲解），如需数据+代码+文档+视频讲解可以直接到文章最后获取。1.项目背景RLS主要是在误差平方和最小的原则基础上,提出一种解析的拟合模型参数的迭代递推公式;可以实现在新的样本数据到来时,利用新的样本数据以及旧的最优模型参数来便捷地计算新的满足最小二乘最优模型参数,从而避免直接计算方法中的逆矩阵运算。本项目通过RLS回归算法来构建递归最小二
胖哥真不错·2024-01-16 11:55

FPGA时序分析实例篇(上)------逻辑重组和DSP资源合理利用

声明：本文章转载自FPGA开源工坊，作者xiaotudou在开始之前，有个预备知识：当时序不满足下列给出的图的要求时，STA分析(静态时序分析)会报错，在低频时可能忽略不计可以正常运行，但是频率上去之后很有可能会导致电路功能的错误
芯想是陈·2024-01-16 10:40

FPGA时序分析实例篇(下)------底层资源刨析之FDCE和Carry进位链的合理利用

声明：本文章部分转载自傅里叶的猫，作者猫叔本文章部分转载自FPGA探索者，作者肉娃娃本文以Xilinx7系列FPGA底层资源为例。
芯想是陈·2024-01-16 10:40

FPGA节省资源篇------正确处理设计优先级

本文将介绍一种FPGA设计技术，该技术可以改变FPGA设计的规模大小和使用性能。单级逻辑你可以在Xilinx的FPGA中使用可配置逻辑块CLB中的查找表LUT和触发器DFF来实现简单的
芯想是陈·2024-01-16 10:40

基于FPGA的UART多字节环回实验verilog代码(含帧头帧尾和解码部分)

带仿真工程，数据帧格式如下图：发送数据为：aaff03000E03B186100040011100000000000000110000000000111155CC效果如图：仿真效果图：参考以下文章和视频：FPGA
芯想是陈·2024-01-16 10:10

Verilog语法——6.测试文件使用for和random语句进行赋值

参考资料【明德扬_verilog零基础入门语法HDL仿真快速掌握-手把手教你写FPGA/ASIC代码设计流程中的应用】6.测试文件使用for和random语句进行赋值6.1for语句的使用题目要求：涉及到
鸥梨菌Honevid·2024-01-16 10:09

FPGA引脚 & Bank认知--FPGA 选型的一些常识

关键字HPI/OBanks,HighperformanceTheHPI/Obanksaredeisgnedtomeettheperformancerequirementsofhigh-speedmemoryandotherchip-to-chipinterfacewithvoltagesupto1.8V.HRI/OBanks,HighRangeTheHRI/Obanksaredesignedtos
Kent Gu·2024-01-16 10:09

【FPGA & Modsim】数字时钟

实验题目：数字时钟设计实验目的：掌握数字时钟的工作原理；掌握使用数字逻辑设计集成开发环境分模块设计数字时钟的方法。实验内容：1、创建一个数字时钟工程，使用六位数码管实时显示时/分/秒。3、时钟应具有稳定的计时功能，能够连续运行并准确显示时间。实验步骤：1、明确实验要求，确定系统功能，设计整体方案。2、按照实现功能将数字时钟设计系统划分为时钟基准、显示驱动、按键控制等模块。3、使用VerilogHD
去追远风·2024-01-16 10:39

【FPGA & Modsim】序列检测

实验题目：序列检测器设计实验目的：掌握应用数字逻辑设计集成开发环境进行序列检测器设计的方法；掌握时序逻辑电路设计的过程。实验内容：1、设计一个序列检测器，用于检测输入数据中的特定序列“10010”。2、实现一个电路，当检测到该序列时，输出为1，否则为0。3、分析实验结果，验证电路的功能是否符合设计要求。实验步骤：1、在数字逻辑集成开发环境中新建一个序列检测器工程；2、编写VerilogHDL源程序
去追远风·2024-01-16 10:39

【FPGA & Verilog】4bitBCD码加法器+7段数码管

顶层文件：moduleadd_bcd(input[9:0]I_1,input[9:0]I_0,inputclk,inputrst_n,output[7:0]seg,output[7:0]value,outputselect,output[3:0]encode_1,output[3:0]encode_0,output[3:0]high_bit,output[3:0]low_bit);assignva
去追远风·2024-01-16 10:09

数字前端/FPGA设计——握手与反压问题

声明：本文来自0431大小回前言：在芯片设计或者FPGA设计过程中，流水设计是经常用到的，但是考虑数据安全性，需要与前后级模块进行握手通信，这时候就需要对流水数据进行反压处理，本文将具体介绍握手与反压。
芯想是陈·2024-01-16 10:38

时空联合3D降噪算法

声明：以下文章转载自疯狂的FPGA，作者CrazyFPGA1为什么要降噪？
芯想是陈·2024-01-16 08:25

POI-tl 知识整理：整理5 -＞ 开发一个插件

实现一个插件就是要告诉我们在模板的某个地方用某些数据做某些事情，我们可以通过实现RenderPolicy接口开发自己的插件模板1写一个将标签替换为Hello,world的插件importcom.deepoove.poi.XWPFTemplate
是小蟹呀^·2024-01-16 02:51

FPGA之LUT

由于FPGA需要被反复烧写,它实现组合逻辑的基本结构不可能像ASIC那样通过固定的与非门来完成,而只能采用一种易于反复配置的结构。
行者..................·2024-01-16 01:04

FPGA开发设计

一、概述FPGA是可编程逻辑器件的一种，本质上是一种高密度可编程逻辑器件。FPGA的灵活性高、开发周期短、并行性高、具备可重构特性，是一种广泛应用的半定制电路。
KGback·2024-01-16 00:27

Java项目实战--瑞吉外卖DAY01

20240114跟着黑马学习瑞吉外卖项目DAY1数据库环境搭建导入数据库表含义MAVEN项目搭建检查maven配置jresdk1.8pom设置org.springframework.bootspring-boot-starter-parent2.4.5依赖加入pom.xmlparent爆红解决：idea导入项目爆红问题记录以及解决_java_脚本之家resource导入server:port:80
默默编码的Fxdll·2024-01-15 23:05

Java项目实战--瑞吉外卖DAY02

P15完善登录功能_问题分析并创建过滤器问题分析代码实现处理逻辑P16创建过滤器，添加注解@WebFilter添加过滤器名称：filterName="loginCheckFilter",拦截路径：urlPatterns="/*"实现filter里的doFilter方法LoginCheckFilter.javapackagecom.itheima.reggie.filter;importlombok
默默编码的Fxdll·2024-01-15 23:31

SpringBoot教程(八) | SpringBoot统一结果封装

SpringBoot教程(八)|SpringBoot统一结果封装经过了前面几篇文章，SpringBoot中MVC相关的配置其实都已经差不多了，接下来就可以完全进入接口开发阶段了。
Dashesand·2024-01-15 20:37

FPGA在工业缺陷检测上的应用实践

目录1.背景2.现状3.FPGA在工业缺陷检测中的优势4.FPGA在工业缺陷检测中的应用实践5.主流的检测算法6.工业缺陷检测及应用场景7.FPGA在工业缺陷检测中的未来发展趋势8.方法9.未来发展方向注意
SteveRocket·2024-01-15 19:20

SpringBoot3.0从入门到项目实战：解决Web应用痛点的最新解决方案

SpringBoot3.0从入门到项目实战：解决Web应用痛点的最新解决方案SpringBoot是当前Java领域中应用最广的框架之一，而随着SpringBoot3.0的发布，它迎来了更加全面和强大的一次升级
滴石编程·2024-01-15 18:10

Java项目架构技术-高并发，微服务，分布式，需求分析

高并发，微服务，分布式，需求分析，业务选型，项目部署，架构设计，架构师，源码分析，设计模式，数据结构，数据库，业务选型，中间件，并发编程，需求分析，需求设计，项目部署，云原生，企业架构，架构设计，大型项目实战视频课程
滴石编程·2024-01-15 18:36

Vue.js轻量级框架：快速搭建可扩展的管理系统

一、前言在项目实战开发中，尤其是大平台系统的搭建，针对不同业务场景，需要为用户多次编写用于录入、修改、展示操作的相应表单页面。一旦表单需求过多，对于开发人员来说，算是一种重复开发，甚至是繁杂的工作。
这我可不懂·2024-01-15 18:42

快速入门系列--AXI总线协议

最近想写一篇关于ZYNQ快速入门的文章，而由于ZYNQ的精髓实质上是如何建立ARM和FPGA之间的联系，所以准备先写一篇关于AXI协议快速入门的文章来打一下基础，也是顺便让我回忆一下AXI协议。
小林家的龙小年·2024-01-15 17:10

快速入门系列--FPGA中的时序分析与约束

一、前言时序分析，是所有的FPGA工程师在成长过程中都绕不开的技术，由于在一开始我们学FPGA的时候设计的系统都是低速简单的，所以就使得时序分析看起来好像并没有卵用，我不学我的系统照样可以跑起来啊，于是慢慢忽视了这一部分的学习
小林家的龙小年·2024-01-15 17:39

FPGA中的乒乓操作思想

乒乓操作的思想乒乓操作主要是为了处理，输入时钟和输出时钟不匹配的问题，也可以算跨时钟处理对于乒乓操作我主要参考了野火的文档，以及下面这篇文章彻底弄懂乒乓操作与并行化_快，快去救列宁！的博客-CSDN博客_乒乓buffer下面开始进入正文比如假如我现在要处理一系列的数据，数据的输入时钟是100M，但是输出数据的时钟受外部的设备限制，只能有50M时钟，那么也就是说，在相同的时间内，输入了100个数据，
小林家的龙小年·2024-01-15 17:09

FPGA流水线除法器（Verilog）原理及实现

FPGA流水线除法器（Verilog）原理及实现流水线除法器原理  除法器的计算过程如下图所示。计算步骤假设数值的位宽为N。
锅巴不加盐·2024-01-15 17:07

FPGA, CPU, GPU, ASIC区别，FPGA为何这么牛

一、为什么使用FPGA？众所周知，通用处理器（CPU）的摩尔定律已入暮年，而机器学习和Web服务的规模却在指数级增长。
自恋的情剩·2024-01-15 16:38

极智芯 | 解读自动驾驶芯片之英特尔Mobileye EyeQ系列

邀您加入我的知识星球「极智视界」，星球内有超多好玩的项目实战源码和资源下载，链接：https://t.zsxq.com/0aiNxERDq对于自动驾驶芯片，之前写了篇内容《极智芯|自动驾驶芯片大荟萃》，
极智视界·2024-01-15 16:27

通过生成mcs、bin文件将程序固化到FPGA

通过将程序固化到FPGA，可以做到断电不丢失程序，上电之后就自动启动程序的作用，整个固化步骤主要分为3步，一是修改约束文件，二是生成mcs或bin文件，三是将程序固化到开发板flash1.修改约束文件生成固化文件之前
EfunStudy·2024-01-15 14:00

基于Vue和Quasar的前端SPA项目crudapi后台管理系统实战之布局菜单嵌套路由（三）

基于Vue和Quasar的前端SPA项目实战之布局菜单（三）回顾通过上一篇文章基于Vue和Quasar的前端SPA项目实战之用户登录（二）的介绍，我们已经完成了登录页面，今天主要介绍布局菜单的实现。
crudapi·2024-01-15 13:44

SpringBoot+SSM项目实战 苍穹外卖(11) Apache ECharts

继续上一节的内容，本节学习ApacheECharts，实现营业额统计、用户统计、订单统计和销量排名Top10功能。数据统计效果图：目录ApacheECharts入门案例营业额统计用户统计订单统计销量排名Top10ApacheEChartsApacheECharts是一款基于Javascript的数据可视化图表库，提供直观，生动，可交互，可个性化定制的数据可视化图表。常见效果：柱形图、饼形图、折线图
slh别学了·2024-01-15 12:31

SpringBoot+SSM项目实战 苍穹外卖(10) Spring Task WebSocket

继续上一节的内容，本节学习SpringTask和WebSocket，并完成订单状态定时处理、来单提醒和客户催单功能。目录SpringTask（cron表达式）入门案例订单状态定时处理WebSocket入门案例来单提醒客户催单SpringTask（cron表达式）SpringTask是Spring框架提供的任务调度工具，可以按照约定的时间自动执行某个代码逻辑。应用场景：1).信用卡每月还款提醒、2)
slh别学了·2024-01-15 12:30
上一页 20 21 22 23 24 25 26 27 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他