FPGA时序第16页

vscode开发FPGA(1)---TEROS_HDL插件报错

一、TerosHDL:modelsim(vlog-66)报错Error:(vlog-66)Executionofvlib.exefailed解决办法：1.新建modelsim工程，并随意编译一个.v文件，将产生的work目录复制到modelsim安装路径下。2.再将vscode设置verilog>linting>modelsim>work的路径指定到此处。二、TerosHDL:modelsim(v

zidan1412·2024-01-26 12:31

AG32VF407 AGRV2K 开发环境搭建及Jlink烧录测试

视频讲解[AG32VF407]国产MCU+FPGAvscode+platformio环境搭建及Jlink烧录测试环境搭建及测试参考《AG32开发环境搭建.pdf》《AG32在VSCode下的使用入门_20230423

LitchiCheng·2024-01-26 12:59

AG32VF407 AGRV2K 串口printf调试输出

视频讲解[AG32VF407]国产MCU+FPGA串口printf调试输出及演示原理图测试代码新建一个platformio工程，复制如下文件到测试工程目录下E:\tech\AGM-AG32VF\sdk-release

LitchiCheng·2024-01-26 12:23

（12）Zynq CAN控制器介绍

1.1ZynqCAN控制器介绍1.1.1本节目录1）本节目录；2）本节引言；3）FPGA简介；4）ZynqCAN控制器介绍；5）结束语。1.1.2本节引言“不积跬步，无以至千里；不积小流，无以成江海。

宁静致远dream·2024-01-26 11:55

Sentinel-1 扩展时序注释数据集 (ETAD)的查询和下载

概述Sentinel-1的扩展计时注释数据集（ETAD）是ESA（DLR作为承包商）开发的新辅助产品，为用户提供校正，将Sentinel-1SLC图像的几何精度提高到厘米级别。该产品包含分析就绪层，用于消除大气路径延迟、固体地球潮汐变形以及与IPFSAR处理器相关的Sentinel-1系统特定影响。在过去的几年里，SAR仪器在厘米级精度范围内进行大地测量的精确地理定位已经得到证实，并产生了一个新兴

GIS工具-gistools2021·2024-01-26 11:20

视频尺寸魔方：分层遮掩3D扩散模型在视频尺寸延展的应用

与图像延展不同，视频延展需要考虑到填充区域的时序一致性，这使得问题更具挑战性。

阿里妈妈技术·2024-01-26 10:05

【FPGA Verilog开发实战指南】初识Verilog HDL-基础语法

这里写目录标题VerilogHDL简介与VHDL比较VerilogHDL基础语法逻辑值关键字moduleendmodule模块名输入信号输出信号既做输入也做输出线网型变量wire寄存器型变量reg参数parameter参数localparam常量赋值方式阻塞赋值非阻塞赋值always语句assign语句算数运算符归元运算符、按位运算符逻辑运算符关系运算符移位运算符位拼接运算符条件运算符优先级if-

醉酒柴柴·2024-01-26 09:31

【IC设计】Vivado单口RAM的使用和时序分析

文章目录创建单口RAMIPIPCatalog中选择单口RAMIPBasicPortAOptionsOtherOptions仿真找到IP例化原语编写Testbench波形分析创建单口RAMIPIPCatalog中选择单口RAMIPBasicPortAOptionsOtherOptions仿真找到IP例化原语IPSources-InstantiationTemplate-veo文件中找到IP例化原语编

农民真快落·2024-01-26 09:51

stm32 GPIO输入输出

GPIO通用输入输出口可配置为8种输入输出模式输出模式下可控制端口输出高低电平,用以驱动LED,控制蜂鸣器,模拟通信协议输出时序等输入模式下可读取端口的高低电平和电压,用于读取按键输入,外接模块电平信号输入

养一只哈士奇·2024-01-26 08:45

【江科大】STM32：I2C时序/数据帧

文章目录IIC的时序基本单元发送一个字节（数据传输，SCL高电平时不允许改变SDA)接收一个字节：发送应答：接收应答：完整的数据帧指定地址写相同型号的芯片地址是相同的。

白糖熊·2024-01-26 08:03

FPGA高端项目：Xilinx Artix7系列FPGA多路视频拼接工程解决方案提供4套工程源码和技术支持

目录1、前言版本更新说明给读者的一封信FPGA就业高端项目培训计划免责声明2、相关方案推荐我已有的FPGA视频拼接叠加融合方案本方案在XilinxKintex7系列FPGA上的应用3、设计思路框架视频源选择

9527华安·2024-01-26 07:17

FPGA高端项目：Xilinx Zynq7020系列FPGA多路视频拼接工程解决方案提供6套工程源码和技术支持

目录1、前言版本更新说明给读者的一封信FPGA就业高端项目培训计划免责声明2、相关方案推荐我已有的FPGA视频拼接叠加融合方案本方案在XilinxKintex7系列FPGA上的应用本方案在XilinxArtix7

9527华安·2024-01-26 07:42

微信小程序~整合springboot

微信小程序~整合springboot登录封装整合微信小程序.我们得先去看微信小程序的文档我们先来看登录的流程是什么登录流程时序首先,我们小程序要wx.login获取code,这个code是临时登录凭证code

憨憨小江·2024-01-26 07:20

教你三步实现CDH到星环TDH的平滑迁移

8种异构存储引擎可以支持包括关系表、文本、时空地理、图数据、文档、时序等在内的10种数据模型。存算解耦特性支持弹性扩展，让资源配置更灵活。星环一站式多模型大数据基础平台TDH架构图TD

星环科技·2024-01-26 07:08

STM32标准库——（2）GPIO输出

GeneralPurposeInputOutput）通用输入输出口可配置为8种输入输出模式引脚电平：0V~3.3V，部分引脚可容忍5V输出模式下可控制端口输出高低电平，用以驱动LED、控制蜂鸣器、模拟通信协议输出时序等输入模式下可读取端口的高低电平或电压

郑老师的小学童·2024-01-26 06:21

时序动作检测《BMN: Boundary-Matching Network for Temporal Action Proposal Generation》

时序动作检测SSAD《SingleShotTemporalActionDetection》_程大海的博客-CSDN博客_时序动作检测时序动作检测《BSN:BoundarySensitiveNetworkforTemporalActionProposalGeneration

胖胖大海·2024-01-26 04:21

基于TriDet的时序动作检测算法训练自己的slowfast数据

最近一直在研究时序动作识别和检测，也一直关注着目前的最新进展，有好的算法，我都会在我自己的数据集上运行看看，一方面是为自己累积相关算法，另一方面也是想看看，目前最新的算法是否可以应用到一些项目上。

骑走的小木马·2024-01-26 04:48

vivado 抓取信号：mark debug 和 ILA

目录前言一、通过添加markdebug1、进行综合2、抓取信号3、保存4、查看信号二、通过ILAIP核1.在Vivado的IP栏里添加ILA2.在需要用到的模块里例化ILA三、对比总结前言在对FPGA编程时

有点傻的小可爱·2024-01-26 03:49

多维时序 | Matlab实现DBO-BiLSTM蜣螂算法优化双向长短期记忆神经网络多变量时间序列预测

多维时序|Matlab实现DBO-BiLSTM蜣螂算法优化双向长短期记忆神经网络多变量时间序列预测目录多维时序|Matlab实现DBO-BiLSTM蜣螂算法优化双向长短期记忆神经网络多变量时间序列预测效果一览基本介绍程序设计参考资料效果一览基本介绍

机器学习之心·2024-01-26 02:48

多维时序 | Matlab实现EVO-TCN-Multihead-Attention能量谷算法优化时间卷积网络结合多头注意力机制多变量时间序列预测

多维时序|Matlab实现EVO-TCN-Multihead-Attention能量谷算法优化时间卷积网络结合多头注意力机制多变量时间序列预测目录多维时序|Matlab实现EVO-TCN-Multihead-Attention

机器学习之心·2024-01-26 02:47

Zynq项目中使用ILA（内置逻辑分析仪）分析信号

HowtoputanILAintoaZynqdeviceexample.AnILAisreallyusefulwhenyouwanttoseewhatthesignalsaredoinginsidetheFPGAsomaybeyoursimulationworksbutyoursynthesisdoesn'tandwhenyo

圆喵喵Won·2024-01-26 00:12

【初学者】FPGA中时钟和时序的概念（未完）

视频：FPGAClockandtimingconceptsexplainedsimplyforbeginnersusingtwoanalogies!

圆喵喵Won·2024-01-26 00:42

Zynq学习笔记：00 Vivado block diagram

v=UZ3FnZNlcWk1.新建工程，创建块设计并命名ZynqSoC由PS(ProcessingSystem)和PL(ProgrammableLogic)组成，PL相当于FPGA，PS相当于CPU。

圆喵喵Won·2024-01-26 00:41

2024美国大学生数学建模竞赛ABCDEF题思路模型代码论文，2.2开赛后第一时间更新

单纯的时序模型无法描述植物群落，植物群落是概念

C灿灿数模·2024-01-25 23:30

电源板设计方案怎么写（评审文件）

电源时序是：板子供电的上电时序。

_She001·2024-01-25 22:12

硬件知识积累电脑设备软关机与硬关机的区别

软关机的操作：比如使用CPU的关机程序，或者使用FPGA断掉一些主要的电源。（注意程序这个词！！！）2.我搜索文心一言的结果软关机和硬关机在操作方式

_She001·2024-01-25 22:42

ClickHouse 极简教程

ClickHouse简介Yandex开源的数据分析的数据库，名字叫做ClickHouse，适合流式或批次入库的时序数据。

禅与计算机程序设计艺术·2024-01-25 21:59

多维时序 | Matlab实现RIME-TCN-Multihead-Attention霜冰算法优化时间卷积网络结合多头注意力机制多变量时间序列预测

多维时序|Matlab实现RIME-TCN-Multihead-Attention霜冰算法优化时间卷积网络结合多头注意力机制多变量时间序列预测目录多维时序|Matlab实现RIME-TCN-Multihead-Attention

机器学习之心·2024-01-25 17:15

SpringBoot，TDengine时序数据库，实现物联网，车联网大批量数据更新最佳实践。

其核心模块是高性能、集群开源、云原生、极简的时序数据库TDengineOSS官网地址：https://www.taosdata.com/文档地址：https://docs

可乐cc呀·2024-01-25 17:26

ZABBIX6.0+TSDB+psql+grafana出图+微信报警使用时序数据库（基于ubtun20.04）

环境：ubtun20.04+zabbix6.05postgresql-14+timescaledb-2-postgresql-14配置文件位置pspl远程连接配置文件：vim/etc/postgresql/14/main/pg_hba.confpsql主配置文件：vim/etc/postgresql/14/main/postgresql.confzabbix后端日志目录后端日志查看目录：cat/v

GEGEWU-·2024-01-25 17:51

【ZABBIX】zabbix实践中的总结（一）

zabbix二、对zabbix、open-falcon、prometheus的认识三、官方文档更新的一条命令的理解四、php-fpm五、面试题：请你详细介绍一下zabbix，说明它的架构和原理六、什么是时序数据库

日近长安远·2024-01-25 17:20

时序分解 | MATLAB实现CEEMDAN+SE自适应经验模态分解+样本熵计算

时序分解|MATLAB实现CEEMDAN+SE自适应经验模态分解+样本熵计算目录时序分解|MATLAB实现CEEMDAN+SE自适应经验模态分解+样本熵计算效果一览基本介绍程序设计参考资料效果一览基本介绍

机器学习之心·2024-01-25 16:57

2023 IoTDB Summit：中核武汉核电运行技术股份有限公司主管工程师方华建《IoTDB在核电数字化转型过程的应用实践》...

本次峰会汇集了超20位大咖嘉宾带来工业互联网行业、技术、应用方向的精彩议题，多位学术泰斗、企业代表、开发者，深度分享了工业物联网时序数据库IoTDB的技术创新、应用效果，与各行业标杆用户的落地实践、解决方案

Apache IoTDB·2024-01-25 15:00

深度强化学习-策略梯度及PPO算法-笔记（四）

算法策略梯度PolicyGradient基础知识策略梯度的计算细节TipsTip1：AddaBaselineTip2：AssignSuitableCredit策略梯度优化的技巧Reinforce蒙特卡洛MC与时序差分

wield_jjz·2024-01-25 14:03

Powershell Install 一键部署influxd2+telegraf

influxd2前言influxd2是InfluxDB2.x版本的后台进程，是一个开源的时序数据库平台，用于存储、查询和可视化时间序列数据。

CIAS·2024-01-25 13:11

（STM32学习笔记）I2C通信协议-软件模拟通信（一）

目录1、I2C通信（分为软件I2C通信、硬件I2C通信）1.1I2C通信的特点1.2时钟线和数据线1.3硬件电路2、时序设计2.1起始条件&终止条件2.2发送一个字节&接收一个字节2.3应答机制：发送应答

嵌入式小松许·2024-01-25 13:04

22、江科大stm32视频学习笔记——I2C通信外设原理

复用关系4、I2C的功能图（1）数据控制部分（2）SCL部分5、I2C基本结构6、主机发送（1）7位主发送的过程（2）其他知识点7、主机接收8、软件和硬件之间的比较1、软件实现和硬件实现串口通信为异步时序

weixin_45981798·2024-01-25 13:03

20、江科大stm32学习笔记——I2C通信协议原理和MPU6050

目录一、串口通讯二、I2C通信（1）特点（2）时钟线和数据线（3）SCL和SDA的状态（4）例子：单片机向从设备写信息（5）读数据帧（6）开漏输出和推挽输出（7）两个实验（8）异步时序和同步时序a、异步时序

weixin_45981798·2024-01-25 13:33

【嵌入式学习-STM32F103-I2C】

I2C目录总体框图爱上半导体篇江科大篇概述要求项目要求I2C的硬件规定I2C的软件规定起始和终止条件发送一个字节时序接收一个字节的时序发送数据和接收数据的区别发送应答和接收应答I2C-指定地址写I2C时序

旅行的橘子汽水·2024-01-25 13:32

STM32——I2C通信

文章目录一、I2C通信二、使用I2C通信的硬件设备三、硬件电路四、I2C时序基本单元起始与终止发送接收发送应答与接收应答五、I2C时序指定地址写当前地址读指定地址读连续读与写六、MPU6050简介七、MPU6050

Is Fang·2024-01-25 13:59

【江科大】STM32：I2C通信外设（硬件）

首先：1,大部分单片机，设计的PCB板均带有串口通信的引脚（也就是通信基本都借助硬件收发器来实现）2.对于串口的异步时序，软件实现起来就异常麻烦。硬件实现非常简单。所以串口的实现基本就全倒向了硬件。

白糖熊·2024-01-25 13:58

MAX96706使用笔记

嵌入式控制通道在UART、IIC和混合UART/IIC模式以9.6~1Mbps的速度运行，允许对解串器，串行器和相机寄存器编程，与视频时序无关。

Delta-delta·2024-01-25 13:15

一款相对比较强大的国产ARM单片机HC32F4A0

用久了之后就更喜欢用HC32F4A0，功能强大，外设使用灵活，用点向FPGA靠拢的感觉。我们公司用它来做全国产的伺服驱动器，对F4A0表现出的性能很满意。

紫气东来d·2024-01-25 08:37

fpga外置flash程序烧录流程

Fpga外置FLASH程序烧录流程：step1：打开vivado2019.2软件，找到hardwaremanager选项，进入该功能界面；Step2：确定连接状态，当JTAG正确连接到板卡的调试插针后，

笨笨的猪头三·2024-01-25 07:56

FPGA硬件架构

1.XilinxFPGA是异构计算平台（所谓异构，就是有很多不同的部分组成）：CLB,BRAM,DSP

燎原星火*·2024-01-25 07:22

FPGA硬件架构——具体型号是xc7k325tffg676-2为例

,2.1FPGA的Bank分为HPBank和HRBank，二者对电压的要求范围不同，HR支持更大的电压范围。一个只能同时接一组电压。

燎原星火*·2024-01-25 07:17

GreptimeDB v0.6 发布 | 支持 Datanodes 间迁移数据表 Region

继上一次更新后，仅仅三周我们的开源时序数据库就又迎来了一个更加强大、功能丰富的新版本——GreptimeDBv0.6。

Greptime·2024-01-25 03:12

ZYNQ-7020 集成了运行NI Linux Real‑Time的实时处理器,支持FPGA二次开发

模拟和数字I/O，667MHz双核CPU，512MBDRAM，512MB存储容量，Zynq-7020FPGACompactRIOSingle-Board控制器sbRIO‑9637是一款嵌入式控制器，在单块印刷电路板

深圳信迈科技DSP+ARM+FPGA·2024-01-25 01:07

1D-2D-MTF-CNN-GRU-AT多通道图像时序融合的分类/故障识别程序！Excel导入，直接运行

适用平台：Matlab2023版本及以上本程序同时结合两篇国内顶级EI的方法：提出1D-2D-MTF-CNN-GRU-AT多通道图像时序融合的分类/故障识别程序！

预测及优化·2024-01-25 01:50

LabVIEW之cRIO初探一

CompactRIO系统拥有坚固的硬件架构，其中包括：I/O模块、带有可重新配置的现场可编程门阵列（FPGA）的机箱、实

宣泠之·2024-01-24 23:09

推荐频道

FPGA时序